DISEÑO DE CIRCUITOS

Autor: PEREZ SOLORZANO BENITO.
Año: 2003.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: campus nord UPC..
Centro de realización: C4 Despatx Direcció nord.

Resumen: 1. Com a mínim 1 i com a màxim 4. Els codis els podeu trobar en la pàgina web: http://www.upc.edu/tercercicle/models/codisunesco.php 2. El resum ha de tenir un màxim de 4000 caràcters. Cal tenir present que si es supera aquest límit es tallarà automàticament el resum al caràcter 4000. El objetivo principal de esta tesis ha sido el plantear una solución viable a la gran problemática que implica los cortocircuitos en la nueva arquitectura dual de tensión del sistema eléctrico del automóvil. Motivando así al desarrollo de la Gestión de Cortocircuitos (FMS) con un protocolo de comunicaciones. En el capitulo 1 se han estudiado las grandes ventajas y retos que conlleva la introducción del sistema dual de tensión, en el sistema eléctrico del automóvil. Pero también hay varios retos por superar como: arcos eléctricos, cortocircuitos, arranque de emergencia (jump start), load dump transitorio, gestión de la batería y de las cargas. En base al estudio realizado en este capitulo se determino el objetivo principal de este trabajo de investigación. En el capitulo 2 se ha mostrado el modelado, mediante el simulador SABER, de los diferentes componentes eléctricos del automóvil. Así como se ha demostrado la gran utilidad, flexibilidad y fiabilidad del simulador SABER en el desarrollo de los estudios de cortocircuitos en una arquitectura dual de tensión. Los resultados de estos primeros estudios centraron nuestra atención en los SC's que se presentan en los buses principales de potencia, que van de las baterías a las cajas de alimentación, donde los efectos dañinos de los SC's tienen una mayor repercusión sobre el sistema eléctrico del automóvil. En el capitulo 3 se hizo un estudio exhaustivo de los diferentes buses de comunicación existentes en el entorno del automóvil. Se determinaron los requerimientos necesarios, del protocolo de comunicaciones, para poder realizar la gestión de cortocircuitos. En el capitulo 4 se realizó un amplio estudio y ensayos físicos de la evolución de las corrientes y tensiones durante cortocircuitos en una arquitectura dual de tensión, donde se emplearon los SMARFETâs BTS660 y BTS640 como interruptores. En los capítulos 5 y 6 se ha planteado la gestión de cortocircuitos(FMS) como solución a la problemática de los cortocircuitos en las arquitecturas duales de tensión y cuyos objetivos principales son: 1)el aislamiento del SC en un tiempo mucho menor al empleado por los fusibles pasivos; 2)la reducción de los efectos dañinos de los SC's sobre las cargas, cables y baterías; 3)garantizar la alimentación de las cargas involucradas en algún SC. Durante el desarrollo de la implementación física del FMS se plantearon dos tipos de arquitecturas duales de tensión. Una en la que las baterías de 12V y 36V estuvieran físicamente separadas y la otra en la que estuvieran muy próximas. En la primera se experimento con el protocolo RDbus y en la segunda con el CAN. Aplicando así los protocolos de comunicación en la arquitectura más idónea de acuerdo a las prestaciones de cada protocolo. El protocolo RDbus ha demostrado ser una muy buena opción para la implementación

Autor: QUILEZ FIGUEROLA MARCOS.
Año: 2003.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: campus nord.
Centro de realización: C4 Despatx Direcció nord.

Resumen: El control de las emisiones electromagnéticas ha ido evolucionando en función del avance tecnológico y de los problemas de interferencias surgidos de la aparición de nuevas aplicaciones. Esta evolución ha conducido a las actuales normas y ensayos de Compatibilidad Electromagnética (EMC). Actualmente, las emisiones electromagnéticas de un equipo se caracterizan mediante medidas de campo eléctrico en la zona de campo lejano. La información obtenida de esta forma no siempre es suficiente, y a veces no es representativa de las condiciones reales de funcionamiento del aparato, especialmente en la proximidad de otros equipos y en entornos cerrados. El objetivo de esta tesis es contribuir a un mejor conocimiento de los campos eléctrico y magnético en las inmediaciones de los equipos y sistemas electrónicos en condiciones reales de funcionamiento, mediante mediciones en la zona de campo próximo. Como caso de particular interés, se considerará la caracterización de los campos en el interior de recintos cerrados de dimensiones reducidas, donde las técnicas de medida en campo lejano son inviables. En la zona de campo próximo, la relación entre campo eléctrico y campo magnético no puede calcularse fácilmente, por lo que es necesario medir ambos de forma separada. Por otra parte, el contenido frecuencial de las emisiones de un equipo no tiene por qué ser conocido a priori. Por lo tanto, es necesario un sistema que permita medir los campos eléctrico y magnético de forma independiente conservando la información espectral. Otra característica importante del sistema es que la conexión entre la sonda y el instrumento de medida ha de realizarse mediante un enlace de fibra óptica para no alterar las condiciones del escenario de medida. Proponemos un sistema de medida basado en una sonda isotrópica capaz de medir simultáneamente campo eléctrico y campo magnético, basada en la superposición de espiras abiertas y cargadas diametralmente. El núcleo central de esta tesis gira entorno al estudio teórico y realización del sistema de medida propuesto. Se ha elaborado un modelo teórico más general que los existentes para describir el comportamiento de estas espiras. Nuestro modelo no se basa en parámetros que dependen de características geométricas o del material de la espira, sino en sus parámetros eléctricos. A partir del modelo se ha estudiado analíticamente la respuesta espacial de la espira. Esto ha permitido justificar la construcción de una sonda isotrópica mediante la superposición de espiras ortogonales y la forma de combinar las señales medidas. Además, se ha definido una representación del diagrama de sensibilidad para describir la respuesta espacial de sondas de campo próximo. Este diagrama representa la respuesta de la sonda en función de la orientación de los campos, independientemente de la dirección de propagación de la onda. Todo ello nos ha permitido reformular las ecuaciones de la respuesta espacial en términos de campo próximo, en vez de referirlo a una onda plana como se hace en trabajos anteriores. La incertidumbre es un tema tratado de forma superficial en la instrumentación de EMC. Aquí se ha realizado un estudio detallado de la incertidumbre del sistema de medida propuesto. La incertidumbre expandida del sistema total es inferior a la normalmente considerada como típica en la calibración de sondas. Como resultado del trabajo se ha desarrollado un sistema para la medida de campos electromagnéticos en la zona de campo próximo basado en una sonda isotrópica, selectiva en frecuencia, para la medida simultánea del campo eléctrico y del campo magnético. La aplicación del sistema de medida desarrollado a casos particulares nos ha permitido comprobar su utilidad en aplicaciones de EMC, ya que proporciona información que no puede ser obtenida mediante los métodos de medida convencionales.

Autor: SANTOLARIA LORENZO JOSE ALFONSO.
Año: 2003.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: Sala de Conferències de la EUETIT.
Centro de realización: C4 Despatx Direcció nord.

Autor: ROMERO CADAVAL ENRIQUE.
Año: 2003.
Universidad: EXTREMADURA [Más tesis de esta universidad] [www.unex.es].
Centro de lectura: ESCUELA DE INGENIERÍAS INDUSTRIALES.
Centro de realización: ESCUELA DE INGENIERÍAS INDUSTRIALES.

Resumen: En esta tesis se aporta una nueva topología de acondicionador que se compone de dos convertidores que comparten el bus de continua, encargándose sólo uno de ellos de mantener la tensión en dicho bus de continua. Esta topología consigue reducir el volumen de las bobinas de núcleo de aire que se utilizan en estos equipos. Se desarrolla una nueva técnica de control de corriente, basada en técnicas dead-beat, especifica para la operación conjunta de ambos acondicionadores. Esta técnica se ha desarrollado utilizando un número mínimo de medidas. Se realiza una optimización del diseño del elemento inductivo acompañado de un análisis paramétrico de los valores que delimitan su selección. Se ha llevado a cabo la acción conjunta de los dos correctores del acondicionador propuesto con el fin de optimizar este elemento. Se desarrolla un nuevo criterio de selección del elemento inductivo con el objeto de sustituir el criterio basado en las rampas de corriente de corrección, necesario para el caso en que la corriente de carga presente cambios bruscos de corriente. Se ha definido así el denominado criterio de control. Se presenta una nueva técnica de generación de las señales de disparo que consigue mejores resultados en cuanto a la reducción de los armónicos de bajo orden en el caso de acondicionadores que operan a bajas frecuencias de conmutación para utilizar inductores de núcleo ferromagnético. Se utiliza utilizado la definición de tensión equivalente del bus de continua que consigue cargar de forma simétrica los condensadores de un bus con toma intermedia con respecto al punto común. Se determina, para las principales topología trifásica, la tensión mínima del bus de continua que permite un control correcto de la corriente suministrada por el acondicionador. Esta determinación se ha realizado mediante un estudio teórico de una topología general que después se ha particularizado para las distintas topologías consideradas. Se realiza un estudio comparativo de las principales estrategias de compensación utilizadas en los acondicionadores, analizando el comportamiento de éstas cuando las tensiones y corrientes no son senoidadles. También se realiza un estudio comparativo de las principales técnicas de generación de señales de disparo para distintas aplicaciones.

Autor: ASTARLOA CUELLAR ARMANDO FERMIN.
Año: 2004.
Universidad: PAÍS VASCO [Más tesis de esta universidad] [www.ehu.es].
Centro de lectura: E.T.S. DE INGENIERÍA DE BILBAO.
Centro de realización: E.T.S. DE INGENIERÍA DE BILBAO.

Resumen: En la actualidad, la densidad de transistores admisibles en los dispositivos electrónicos es tal que ya es posible la integración de sistemas digitales completos en un único circuito integrado. Con el fin de reducir el tiempo de desarrollo y poder afrontar con éxito este tipo de diseños, se componen los mismos a base de módulos o cores. Estos módulos, dada su complejidad, incluyen frecuentemente procesadores. Por lo que, en estos casos, se dispone de sistemas multi-procesador. Este nivel de integración también se ha extendido a los dispositivos reconfigurables FPGA, siendo esta alternativa una de las más uitlizadas dada la flexibilidad que ofrece. Sin embargo, el uso más común de su capacidad de reconfiguración se limnita a las fases de prototipado para la facilitar la depuración de diseño y en algunos casos para realizar posteriores actualizaciones del mismo. Sin embargo, las FPGAs más recientes admiten que se modifique parte de su configuración mientras el resto del circuito configurado sigue funcionando. Esta capacidad, denominada reconfiguración parcial dinámica, tiene particular interés en los diseños que integran sistemas digitales mediante módulos en un unico integrado. En estos casos, el procesamiento realizado en el dispositivo, también puede determinar cambios del contexto para circuitos o programas de los módulos y aplicarlos. Concretamente, el término utilizado para denominar este tipo diseños es el de sistemas auto-reconfigurables. La operación de auto-reconfiguración es compleja. Para realizarla con garantías en un sistema multi-procesador basado en cores, además de que la FPGA admita la reconfiguración parcial dinámica a nivel tecnológico, es necesario un sistema de control en el propio diseño. Esta tesis propone un sistema de cotnrol de la auto-reconfiguración para sistemas multi-procesador basados en cores. Inicialmente, se realiza un planteamiento generalizado del sistema de control, válido para ser incorporado a diseños que utilicen las especificaciones estándar para diseño de sistemas en un chip más habituales. Esta generalización se plasma en un modelo reconfigurable multi-procesador, definiéndose a partir del mismo, las características de los elementos requeridos en la infraestructura de control. Para facilitar el análisis de la idoneidad de la auto-reconfiguración en un determinado diseño, se realiza un modelado de la infraestructura y se parametrizan los tiempos involucrados. El sistema teórico presentado se valida utilizando una tecnología reconfigurable concreta. Para ello, se implementan todos los elementos especificados en la infraestructura de control de la reconfiguración, y se desarrollan herramietnas adicionales que permiten diseños multi-procesador y multi-contexto. Esta infraestructura se aplica sobre tres plataformas diseñadas expresamente para experimentar la auto-reconfiguración con el sistema de control propuesto. Estos ensayos han requerido la construcción de un prototipo especial que admita un control total de los procesos de configuración de la FPGA.

Autor: LÁZARO ARROTEGUI JESÚS.
Año: 2004.
Universidad: PAÍS VASCO [Más tesis de esta universidad] [www.ehu.es].
Centro de lectura: E.T.S. DE INGENIEROS DE BILBAO.
Centro de realización: E.T.S. DE INGENIERÍA DE BILBAO.

Resumen: Muchos sistemas de visión requieren reconocer texto capturado a muy alta velocidad; identificadores de matrícula, escáneres, etc. La tecnología actual permite la utilización de complejos sistemas de preprocesado deimagen para mejorar las características de lectura. Esta tesis propone dos algoritmos de binarización adecuados para aplicaciones de reconocimiento de caracteres de alta precisión. El punto de partida es el estudio de los diferentes tipos de sistemas de votación existentes y en estudiar sus ventajas e incovenientes. Se han tratado los inconvenientes presentes en los diferentes sistemas de votación desde el punto de seguridad y privacidad en el voto así como de facilidad de uso para el votante. Un segundo paso ha sido el estudio de los diferentes sistemas de binarización existentes y en comprobar su idoneidad para las aplicaciones de voto electrónico. Una vez comprobado que los sistemas existentes no resuelven completamente la problemática, se ha procedido a elaborarar dos algoritmos y a comprobar su funcionamiento en las condiciones impuestas por los sistemas de votación. Los dos algoritmos propuestos están basados en el uso de redes neuronales e histogramas modificados. Se ha elegido uno de los algoritmos, basado en la utilización de una descripción semántica del histograma y una red neuronal de regresión general, por se el más idóneo dadas las características propias de los sistemas de votación. Finalmente, se ha propuesto una implementación física para el algoritmo seleccionado basado en dispositivos lógicos programables. Mediante esta implementación física se ha podido comprobar que el algoritmo es adecuado en términos de velocidad y complejidad a nadida al sistema de votación.

Autor: ARIAS PÉREZ JAGOBA.
Año: 2004.
Universidad: PAÍS VASCO [Más tesis de esta universidad] [www.ehu.es].
Centro de lectura: E.T.S. DE INGENIERÍA DE BILBAO.
Centro de realización: E.T.S. DE INGENIERÍA DE BILBAO.

Resumen: En los últimos años ha aparecido una gran cantidad de circuitos integrados de radio en el mercado. El disponer de este tipo de componentes, ha provocado la aparición de un nuevo tipo de aplicación: las redes de sensores inalámbricas. En estos sistemas, los sensores, en lugar de estar dentro del mismo circuito, se encuentran instalados en circuitos autónomos. De esta manera, se puede controlar y medir de manera distribuida, magnitudes que están dispersas en una zona geográfica extensa. Sin embargo, para que los sistemas que aquí se describen sean viables económicamente, cada nodo debe tener un coste muy ajustado, tanto en su diseño como en su producción. La ventaja más importante de este tipo de redes es la redundancia: participando tantos sensores en el funcionamiento de la red, si se rompe alguno, otro realizará su función hasta que se reponga el elemento estropeado. Sin embargo, organizar la cooperación entre tantos nodos no es una tarea sencilla; dado que todos los nodos tienen el mismo hardware y el mismo software y, además, están limitados tanto en el consumo energético como en la capacidad de proceso, los protocolos que se utilizan en este tipo de redes deben estar diseñados para trabajar en estas condiciones tan especiales. En este caso, los procesos de cooperación pueden simplificarse en gran medida se se conoce la localización de cada nodo y cómo se organiza la red geográficamente. El elevado número de nodos hace impensable que la información de la posición de todos ellos se puede realizar de manera manual, por lo que es necesario encontrar un método automatizado para que cada nodo calcule su propia posición. En esta tesis, se propone y se desarrolla un nuevo algoritmo para encontrar la posición de los nodos. A fin de encontrar dicha posición, se utilizan las distancias que lo separan de otros nodos. Dado que cada sensor debe ser muy barato, se espera que las mediciones de las distancias no tengan una calidad elevada y, en consecuencia, aparecerán errores de localización. Por tanto, el algoritmo que se propone aquí intenta calcular la mejor estimación de la posición para el nodo, sabiendo que las distancias de las que se dispone presentan errores. Por último, para analizar los resultados obtenidos con este algoritmo, se ha diseñado una plataforma de simulación que permite comparar el rendimiento del método aquí descrito con otros algoritmos propuestos en los últimos años. De esta manera, se puede comprobar qué carga computacional se impone al nodo y cómo afecta la presencia de errores en la medición al resultado obtenido. Además, se ha implementado el algoritmo en un nodo real, para demostrar que se puede utilizar en el entorno para el cual ha sido diseñado.

Autor: JIMENEZ VERDE JAIME.
Año: 2004.
Universidad: PAÍS VASCO [Más tesis de esta universidad] [www.ehu.es].
Centro de lectura: E.T.S. DE INGENIERÍA DE BILBAO.
Centro de realización: E.T.S. DE INGENIERÍA DE BILBAO.

Resumen: Diseñar circuitos digitales complejos, con algún microprocesador integrado junto a periféricos y módulos específicos, no es cuestión meramente de herramientas informáticas potentes. Tampoco las técnicas tradicionales ni tiempos de desarrollo intensivos son suficientes. Estrategias nuevas, las cuales inciden más en la metodología que en los recursos materiales, permiten explotar tecnologías que ofrecen más de 100.000 puertas lógicas por milímetro cuadrado. Entre ellas: abstracción -o diseño descendente-, exploración de arquitecturas, integración de núcleos prediseñados, diseño basado en plataformas y codiseño físico-lógico. Ahora bien, dentro del proceso de creación de un sistema complejo, la verificación merece una atención especial. No en vano, consume la mayor parte de los recursos, humanos e informáticos por lo que se erige en punto crítico. En el área de los ferrocarriles, la Electrónica tiene cada vez más relevancia frente a la Mecánica. Sin embargo, los suministradores, la diversidad y la literatura científica relativos a sistemas electrónicos para trenes son escasos. La norma "Red de Comunicaciones en Trenes" (TCN, "Traen Communication Network") define por completo todas las capas de una red de área local para interconectar tanto los equipos dentro de los coches de un tres como todos estos entre sí. Es la respuesta europea a las demandas sobre telecomunicaciones recibidas de fabricantes y operadores ferroviarios. En esta tesis se han aplicado varias de las nuevas técnicas de diseño y verificación electrónicos al objeto de generar dispositivos TCN. En concreto, un nodo maestro para el Bus Multifunción de Vehícullo (MVB, "Multifunction Vehicle Bus"), ha sido desarrollado siguiendo una metodología de codiseño, con ciertas innovaciones. El concepto de "familia de dispositivos progresivos" ha sido fundamental para determinar qué nódulos constituyen el diseño funcional. A continuación, dicha arquitectura ha sido descrita en el lenguaje SystemC. De esta manera, cada bloque podía materializarse, indistintamente, en una rutina del microprocesador o en un periférico específico. Finalmente, el algoritmo de Lee, Hsiung y Chen ha guiado la partición físico-lógica. Por otra parte, se ha creado un banco de pruebas específico, dirigido a verificar dispositivos del Bu Multifunción de Vehículo (MVB, Multifunction Vehicle Bus). Basado en una herramienta comercial, permite llevar a cabo simulaciones eficientes, configuradas mediante una interfaz de usuario. Los circuitos a prueba deben estar descritos en VHDL; también parte del modelo del entorno. No obstante, en este último, las tareas más complejas han sido programadas en C.

Autor: ZUMEL VAQUERO PABLO.
Año: 2004.
Universidad: POLITÉCNICA DE MADRID [Más tesis de esta universidad] [www.upm.es].
Centro de lectura: E.T.S INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S. INGENIEROS INDUSTRIALES.

Resumen: Esta tesis se enmarca dentro del campo de la electrónica de potencia y más concretamente en el estudio de convertidores conmutados CC-CC multifásicos con entrelazado. Esta técnica consiste en poner en paralelo varios convertidores indénticos CC-CC (llamados fases), haciéndolos funcionar desfasados en el tiempo. Los convertidores multifásicos con entrelazado se han utilizado en los últimos años en aplicaciones como sistemas de alimentación dual en automóviles, módulos reguladores de tensión para alimentación de microprocesadores, etc. Las ventajas principales que se pueden obtener son la reducción de los filtros, la reducción de las interferencias electromagnéticas, la mejora en la respuesta dinámica y el aumento de la densidad de potencia. El objetivo de esta tesis es estudiar y valorar las ventajas que se pueden obtener al emplear un alto número de fases, frente a las alternativas convencionales de utilizar pocas fases. Se han estudiado diversos aspectos de estos convertidores: diseño de los componentes pasivos (bobinas y condensadores), reparto de carga entre las fases, control digital, emisión de interferencias electromagnéticas, acoplamiento magnético entre fases e integración de componentes magnéticos. Desde el punto de vista de los componentes pasivos (bobinas y condensadores) se han determinado criterios generales de diseño para reducir el volumen y tamaño de las bobinas. También se ha estudiado cómo reducir la capacidad de los condensadores teniendo en cuenta los efectos reales de los convertidores, como son las tolerancias en el valor de las bobinas. El control digital ha sido abordado desde el punto de vista de la generación de los pulsos de control de los interruptores, siendo también una herramienta fundamental para alcanzar un buen reparto de carga entre las fases. Se proponen criterios de diseño para lograr un reparto de carga pasivo, es decir, sin añadir componentes adicionales y lazos de control, reduciendo el coste total del convertidor. Las interferencias electromagnéticas se reducen en gran medida al emplear convertidores multifásicos con entrelazado, con la consiguiente reducción de los filtros de entrada. En este sentido se ha cuantificado el efecto de no idealidad de los componentes. Finalmente se ha abordado el acoplamiento magnético entre fases. Las principales ventajas que se pueden obtener son la reducción del tamaño de los componentes magnéticos y la mejora en la respuesta dinámica. A partir del estudio teórico del acoplamiento entre fases se proponen diversas estrategias de integración de componentes magnéticos, pretendo especial atención a la reducción de volumen de los mismos. Los resultados han sido validados experimentalmente mediante la construcción e varios prototipos. Así, se han construido prototipos de 4,16 y 36 fases para un sistema dual de alimentación del automóvil. Las ventajas obtenidas han sido la reducción de la capacidad de condensadores y la reducción el volumen de las bobinas, antecediendo un alto rendimiento. También se ha validado experimentalmente la reducción de interferencias electromagnéticas en un convertidor con corrección del factor de potencia de 10 fases. Finalmente, se han construido diversos componentes magnéticos integrados para convertidores multifásicos, reduciendo el volumen respecto de los convertidores con bobinas desacopladas.

Autor: FLORES OROPEZA LUIS ALEJANDRO.
Año: 2004.
Universidad: POLITÉCNICA DE MADRID [Más tesis de esta universidad] [www.upm.es].
Centro de lectura: E.T.S. INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S.I. INDUSTRIALES.

Resumen: La presente Tesis Doctoral se centra en el estudio y análisis de soluciones topológicas de convertidores CC-CC bidireccionales para satisfacer las necesidades que se presentan en los Vehículos Híbridos (12V-400V). Se analizan y comparan cualitativamente las distintas soluciones existentes para esta aplicación y también se proponen dos nuevas topologías de convertidores bidireccionales que satisfacen estos nuevos requerimientos. Se diseñan y construyen prototipos para validar la funcionalidad de estas nuevas topologías. La presente Tesis Doctoral se centra en el estudio y análisis de soluciones topológicas de convertidores CC-CC bidireccionales para satisfacer las necesidades que se presentan en los Vehículos Híbridos (12V-400V). Se analizan y comparan cualitativamente las distintas soluciones existentes para esta aplicación y también se proponen dos nuevas topologías de convertidores bidireccionales que satisfacen estos nuevos requerimientos. Se diseñan y construyen prototipos para validar la funcionalidad de estas nuevas topologías.

Autor: Torres País José.
Año: 2004.
Universidad: VALENCIA [Más tesis de esta universidad] [www.uv.es].
Centro de lectura: Escuela Técnica Superior de Ingeniería.
Centro de realización: Escuela Técnica Superior de Ingeniería.

Resumen: El objeto de esta Tesis es el diseño, programación e integración del Módulo de Preprocesado de Datos del Sistema Read Out Driver (ROD) dentro de los trabajos que se están realizando en el Laboratorio Europeo de Física de Partículas (CERN). Se trata de un paso definitivo para la puesta en marcha de este sistema que se instalará en el detector ATLAS dentro del acelerador de partículas (LHC) que se está terminando de construir en el CERN. Este Sistema ROD forma parte del sistema de adquisición de datos del subdetector TileCal incluido en ATLAS, en concreto del sistema de lectura y envío de datos a la frecuencia de cruce de haz que se produce en el acelerador (40 MHz). Incluido entre los niveles uno y dos de la arquitectura jerárquica de detección y estudio de eventos que se producen en las colisiones del LHC. El trabajo se puede dividir en dos partes, una primera en la que se investigan y exponen las necesidades en materia de adquisición de datos del experimento ATLAS/LHC y una segunda parte centrada en la realización del Sistema ROD, desde su primer prototipo, su diseño hardware, el sistema final, los módulos de preprocesado que se han desarrollado, el software desarrollado en los dispositivos lógicos programables y por último las pruebas, integración y resultados obtenidos en el CERN. La exposición de esta Tesis Doctoral se ha llevado a cabo con la siguiente estructura. En el primer capítulo se introduce el acelerador LHC para física de altas energías que se está construyendo en el CERN, así como el detector ATLAS incluido en el anillo del acelerador. Del experimento ATLAS se explica la arquitectura de adquisición de datos, y se estudia en función de la frecuencia de los sucesos y del tráfico generado la necesidad de incluir el prototipo ROD. También se estudia el subdetector TileCal incluido en ATLAS que es donde se colocarán los módulos del Sistema ROD dentro de la estructura de adquisición de datos. Se realiza una descripción del subdetector haciendo hincapié en los aspectos electrónicos y en la estructura final de detección de eventos. En el capítulo 2 se trata el Sistema ROD Inicial, primer prototipo que sirve de base de estudio para su versión definitiva, se analiza su necesidad, sus características principales y la motherboard que se usa como elemento de soporte a la conexión VME con ATLAS y a las Unidades de Proceso. Así mismo, se define uno de los algoritmos de reconstrucción de la energía depositada en las celdas del calorímetro (Optimal Filtering). Así mismo, este capítulo se centra en el desarrollo del primer módulo de preprocesado de datos, el Módulo de Transición TM4Plus1. Inicialmente se describen los componentes que forman el módulo y la forma del flujo de datos que entran y salen del mismo. Del enlace con el subdetector, se analiza el Interface S-LINK usado en la comunicación y su inclusión en el módulo. Los dos elementos principales del módulo son dos FPGAs (APEX 20K de Altera), de las cuales se realiza una descripción de su arquitectura interna y de la metodología usada para el desarrollo de las mismas. Siguiendo con el mismo capítulo, se definen los diagramas de bloques de las dos FPGAs y se estudia en detalle cada uno de los elementos que lo constituyen. Se analizan los diferentes modos de operación y los algoritmos que se implementan. Como paso final se detalla el formato de datos de salida del ROD, datos que deben ser enviados al siguiente nivel de adquisición de datos. El tercer capítulo de esta Tesis Doctoral nos muestra la evolución seguida por el Sistema ROD, y que conduce al Sistema ROD Final. Se analizan las partes más importantes del mismo y se expone en profundidad la Optical Multiplexer Board. Es en esta tarjeta donde se centra esta Tesis, desde sus inicios y su necesidad debida a la alta radiación que se producirá en TileCal hasta su desarrollo final, pasando por los estudios que de la misma se realizan. Una novedad importante de este módulo es su realización completa dentro de los laboratorios de la Universidad de Valencia. Hasta estos momentos, este tipo de tarjetas se desarrollab 8 an casi 977 integramente en el CERN. Por primera vez, todo el desarrollo ha corrido a cargo nuestro. Se analizó con detalle todo el módulo y se realizaron estudios sobre integridad de la señal que nos permitieran realizar un trabajo correcto y estable. En el capítulo 4, se describe el sistema Test Beam instalado en el CERN para poder realizar un análisis previo de todas las estructuras necesarias en ATLAS. Para ello se usa un pequeño acelerador con un haz suficiente para todos los trabajos previos antes de tener los sistemas finales que se instalarán en el detector. También se describe la integración y las pruebas realizadas con el Módulo de Transición y el Sistema ROD en el subdetector y los resultados obtenidos que verifican los teóricos expuestos anteriormente y demuestran la utilidad del módulo en el sistema de adquisición. Así mismo, se describe el Banco de Test que se tuvo que montar en el CERN y en los laboratorios de la Universidad de Valencia para poder realizar un test correcto de los nuevos módulos del Sistema ROD. Es un test importante y definitivo que nos permitirá realizar una producción definitiva de todos los módulos necesarios para este proyecto. En el último capítulo y en vista de los resultados obtenidos, se analiza en forma de conclusiones todo el trabajo desarrollado y se proponen una serie de trabajos futuros destinados a mejorar el diseño y adaptarlo para su utilización definitiva en el subdetector, así como a la realización de una tarjeta Optical Multiplexer Board de mayores dimensiones que nos permita recibir un número mayor de canales de datos en menor espacio. Esto nos permitiría reducir el número de RODs y presentar un preprocesado de datos para obtener una adquisición lo más fiable posible.

Autor: ESCRIBANO RODENAS LUIS MIGUEL.
Año: 2004.
Universidad: POLITÉCNICA DE MADRID [Más tesis de esta universidad] [www.upm.es].
Centro de lectura: E.T.S. INGENIEROS INDUSTRIALES.
Centro de realización: E.T.S. INGENIEROS INDUSTRIALES.

Resumen: Dentro de los circuitos electrónicos que trabajan en alta frecuencia, los componentes magnéticos desempeñan una función clave en el funcionamiento de los mismos, ya que dichos componentes constituyen un gran porcentaje del peso y volumen de estos circuitos de los que forman parte. Por tanto, para diseñar un circuito que esté constituido por componentes magnéticos, hay que realizar un diseño óptimo de estos dispositivos. Los componentes magnéticos, como partes integrantes de un circuito electrónico, generan pérdidas, lo cual repercute en el funcionamiento tanto del sistema del que forman parte, como del propio componente. Estas pérdidas, según establece la transmisión del calor y la termodinámica, son las responsables del calentamiento del dispositivo. Por otro lado, la tendencia actual en los sistemas electrónicos es hacia el máximo empaquetamiento y hacia la máxima integración de los dispositivos. Es por ello, que disponer de herramientas, modelos y procedimientos de modelado que permitan predecir la máxima temperatura del dispositivo y del sistema, resulta de gran utilidad para el diseño de estos sistemas. En el diseño de un componente magnético, el tratamiento de los efectos térmicos es fundamental, debido a que de todos los diseños factibles que proporciona un algoritmo de diseño, solamente tendrá sentido construir aquellos cuya temperatura se encuentre por debajo de un valor especificado. El objetivo de este trabajo de tesis, es la obtención de modelos térmicos de componentes magnéticos, para su empleo en el modelado y diseño de circuitos electrónicos que operan en alta frecuencia. Se busca la máxima generalidad en cuanto a los distintos aspectos del modelado térmico. En cuanto a la geometría de los devanados y del núcleo, en cuanto a las distribuciones térmicas (1D, 2D y 3D), en cuanto a la distribución de la generación de calor (concentrada, distribuida), en cuanto a las propiedades térmicas, eléctricas y magnéticas (constantes o dependientes de la temperatura) y en cuanto a las condiciones de contorno (lineales o no), a las que son aplicables los distintos modelos. Se ha tratado de ampliar el campo de aplicación de los modelos térmicos existentes, analíticos en su gran mayoría, aportando soluciones para situaciones que se dan con mucha frecuencia en el diseño y construcción de estos dispositivos. Tal es el caso del llenado parcial (espaciado) a nivel de capa de conductores, el llenado parcial a nivel de ventana en el que será clave el modelado de la convección y la radiación en la región de aire de la ventana, el caso de componentes toroidales y el acoplamiento entre el modelo magnético y el modelo térmico. Por otro lado, existen situaciones en las que o bien por que los modelos analíticos existentes pierden precisión o bien porque no son aplicables, debido a que las distribuciones térmicas son 2D y 3D, es donde se necesita la generación de nuevos modelos. Para tales casos, se ha desarrollado un modelo basado en análisis por elementos finitos, tanto en 2D como en 3D válido para cualquier geometría y distribución en la generación de calor. En general esta técnica de análisis, se emplea habitualmente para validar modelos y para visualizar distribuciones térmicas, pero no para obtener un modelo térmico fruto del análisis. Es decir, a esta técnica de modelado, no se le saca todo el partido posible. Los modelos analíticos desarrollados se han validado mediante análisis por elementos finitos y finalmente se ha hecho una validación experimental de todos los modelos presentados. Todos los modelos presentados se han implementado en una herramienta software PExprt que se comercializa a través de la compañía de software americana Ansoft Corporation, de la cual se han vendido más de 140 licencias en todo el mundo.

Autor: CID PASTOR ANGEL.
Año: 2004.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: AULA DE TELEENSENYAMENT, EDIFICI B3, CAMPUS NORD.
Centro de realización: C4 DESPATX DIRECCIÓ NORD.

Autor: SUTTER CAPRISTO GUSTAVO DANIEL.
Año: 2004.
Universidad: AUTÓNOMA DE MADRID [Más tesis de esta universidad] [www.uam.es].
Centro de lectura: ESCUELA POLITÉCNICA SUPERIOR.
Centro de realización: ESCUELA POLITÉCNICA SUPERIOR.

Resumen: En esta tesis se desarrolla una metodología para reducción de consumo en FPGAs a nivel topológico, arquitectural y algorítmico pues el consumo, al igual que el área o la velocidad, puede ser atacado en todos los niveles de la jerarquía de diseño. En primer lugar se revisan las principales técnicas de reducción de consumo en tecnología VLSI y el caso particular de FPGAs. Se realiza una clasificación de las diferentes ideas y se llevan a cabo algunos experimentos generales para su comprobación. A continuación , se profundiza en algunas técnicas de aplicación universal tales como la segmentación (pipelining)o, la inhabilitación de bloques. Estos conocimientos son aplicados posteriormente para reducir el consumo en máquinas de estado y en diferentes bloques aritméticos. Para las primeras, se estudian diferentes métodos de codificación y partición para diversos circuitos de prueba y número de estados. En lo referente a bloques aritméticos, los experimentos abarcan las operaciones de suma, multiplicación , multiplicación modular y división, teniendo en cuenta diferentes ideas algorítmicas y estrategicas de implementación. Las conclusiones expuestas en esta tesis se sustentan sobre un exhaustivo trabajo experimental . Se han construido y medido más de 600 circuitos en diversos modelos de FPGAs Xilinx que en conjunto abarcan más de una década de esta tecnología. Los resultados finales se resumen en una serie de recomendaciones y reglas de reducción de consumo de utilidad a nivel de diseñador.

Autor: PATON ALVAREZ SUSANA.
Año: 2004.
Universidad: CARLOS III DE MADRID [Más tesis de esta universidad] [www.uc3m.es].
Centro de lectura: ESCUELA POLITECNICA SUPERIOR.
Centro de realización: UNIVERSIDAD CARLOS III DE MADRID.

Resumen: Los moduladores Sigma-Delta de tiempo continuo constituyen una técnica de conversión de señal analógica a señal digital que resulta ser una alternativa interesante para aplicaciones de alta velocidad. Comparado con otras alternativas, son especialmente insensibles a las imperfecciones del circuito y a las tolerancias de los componentes, pero tradicionalmente se han diseñado para aplicaciones de baja-media velocidad. Esta tesis aporta contribuciones al análisis y modelado de moduladores Sigma-Delta en tiempo continuo y de alta velocidad. Se han analizado y modelado, entre otros, los dos efectos que limitan su resolución y estabilidad, a saber, el retardo de bucle en exceso y la sensibilidad del sistema a la incertidumbre del instante de muestreo. Los resultados del análisis así como los modelos obtenidos se han usado para proponer una metodología de diseño, novel y estructurada, que es válida para moduladores Sigma-delta en tiempo continuo de alta velocidad o baja relación de sobremuestreo. Para facilitar la evaluación de esta metodología se ha desarrollado una herramienta software que implementa las fases centrales de diseño. Finalmente, se ha validado la metodología de diseño propuesta mediante el desarrollo de un circuito integrado CMOS de 0.13 micras que implementa un modulador Sigma-Delta en tiempo continuo de 30 Megabits por segundo y 11 bits de rango dinámico.

Autor: MIRET TOMAS JAIME.
Año: 2004.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: Escola Universitària d'E.T.I. de Barcelona.
Centro de realización: C4 Despatx Direcció nord.

Resumen: El principal objectiu d'aquesta Tesi ha estat establir noves estratègies de control per convertidors de potència simples i paral·lelitzats, que segueixen consignes variables amb el temps. A la Tesi Doctoral es proposa una metodologia per a la síntesi de controladors basats en la linealització per realimentació usant el promitjat dels estats del convertidor. Aquesta tècnica presenta l'avantatge d'aconseguir controladors senzills d'implementar i que no necessiten sensat de corrent. Aquesta tècnica sâha provat amb èxit obtenint resultats satisfactoris per al cas de seguiment de senyal en convertidors CC/CA i CA/CC, i en la paral·lelització d'aquests convertidors. Els objectius de la recerca han estat els següents: a) La síntesi de controladors basats en el mode lliscant i linealització per realimentació. b) Lâaplicació d'aquestes estratègies de control per a onduladors, filtres actius i rectificadors amb alt factor de potència. c) Lâextensió d'aquests controls a sistemes modulars formats per diversos convertidors en paral·lel. d) La simulació dels controls i verificació experimental dels més representatius, implementant-los digitalment en una DSP. e) La publicació dels resultats més originals en diversos Congressos i recistes Indexades del camp. Aquests objectius sâhan desenvolupat i han quedat plasmats en la redacció d'aquesta Tesi Doctoral i en les diverses publicacions que se citen a la bibliografia particular dels autors. La metodologia que hem usat en la nostra recerca es pot desglossar en els següents punts: 1. Modelat del convertidor o sistema de convertidors. 2. Síntesi dels controladors utilitzant les tècniques de control seleccionades per cada casuística. 3. Simulació del sistema, obtenint així les seves característiques dinàmiques, a la vegada que es valida el controlador. 4. Verificació experimental dels resultats de simulació. Les diferents fases de la Tesi sâhan desenvolupat seguint aproximadament l'ordre dels capítols del document: El primer capítol exposa l'abast de la Tesi i l'estat de l'art en la tecnologia de control dels sistemes que es tractaran. En el segon capítol sâexposen les idees del seguiment en la teoria del control. En el tercer capítol es desenvolupa la teoria bàsica del control no lineal, fent especial esment en el control en mode lliscant i el control de linealització per realimentació, que seran aplicats a diversos tipus de convertidors electrònics de potència. En el quart capítol sâapliquen les tècniques de control no lineal esmentades als rectificadors amb elevat factor de potència. En el cinquè capítol es tracta dels onduladors i es desenvolupen diversos controls no lineals per al seu control. En el sisè capítol es tracta dels filtres actius correctors de la distorsió harmònica del corrent de xarxa i diversos controls aplicats. En el setè capítol es tracta del disseny de controls per a la paral·lelització de convertidors de potència amb consignes variables en el temps. En el vuitè capítol es mostren els resultats experimentals obtinguts per corroborar els resultats teòrics de capítols precedents. El novè capítol aborda les conclusions de la tesi i els futurs camins per a la recerca en aquest camp oberts per la tesi doctoral. Conclusions. Els controladors dissenyats permeten als convertidors electrònics estudiats assolir unes especificacions molt restrictives. Els resultats experimentals han demostrat excel·lents prestacions dinàmiques, que validen les hipòtesis de partida i els resultats analítics d'aquest treball de recerca. La utilització de les eines de control no lineal ens ha permès dissenyar d'una manera molt intuïtiva els diferents controladors, basats en el model bilineal dels convertidors. Un punt a destacar són els controls dissenyats que no requereixen el sensat de corrent, amb el conseqüent estalvi en el cost de l'equip.

Autor: ACERO ACERO JESÚS.
Año: 2004.
Universidad: ZARAGOZA [Más tesis de esta universidad] [www.unizar.es].
Centro de lectura: CENTRO POLITÉCNICO SUPERIOR.
Centro de realización: CENTRO POLITÉCNICO SUPERIOR.

Resumen: En esta tesis se analiza el calentamiento por inducción doméstico aplicado a cualquier material conductor, tradicionalmente restringido a aceros magnéticos. El objetivo principal de este trabajo ha sido el desarrollo de un modelo electromagnético analítico lo más completo posible del sistema inductor-carga y su verificación experimental. Para ello se aborda una doble vía: en primer lugar se analiza un sistema de calentamiento por inducción formado por un inductor espiral plano constituido por corrientes filiformes, y una carga que puede estar compuesta por varias capas de cualquier material lineal situada tanto por encima como por debajo del inductor. De esta forma obtenemos una impedancia debida a la contribución de la carga cuya parte resistiva equivale únicamente a la disipación resistiva en la carga debida al fenómeno de inducción. En segundo lugar se considera el inductor devanado con alguno de los tres tipos de conductores más habituales hoy en día en calentamiento por inducción (rígido, litz y torsionado) y se desarrollan modelos para el cálculo de pérdidas en los devanados manteniendo las mismas condiciones que en el caso anterior. De esta forma se obtiene una resistencia que representa la disipación de potencia en los devanados. Con estos elementos definimos el rendimiento por inducción. Este parámetro, dependiente tanto del devanado inductor como de la carga, permitirá evaluar la idoneidad de un sistema de calentamiento por inducción. Para la verificación experimental de los modelos se construye un banco de ensayos y medidas dotado de la mayor versatilidad posible y con un control automatizado de la toma de medidas. Finalmente los modelos desarrollados también se han utilizado para la identificación de nuevos materiales aptos para calentamiento por inducción iniciándose de este modo nuevas vías para el diseño de recipientes óptimos para calentamiento por inducción.

Autor: ORTEGA CISNEROS SUSANA.
Año: 2005.
Universidad: AUTÓNOMA DE MADRID [Más tesis de esta universidad] [www.uam.es].
Centro de lectura: ESCUELA POLITECNICA SUPERIOR.
Centro de realización: ESCUELA POLITECNICA SUPERIOR, UNIVERSIDAD AUTONOMA DE MADRID.

Resumen: En esta tesis se presenta el diseño e implementación de circuitos digitales con sincronización self-timed (ST). Se desarrolla una metodología para el prototipado rápido de circuitos con sincronización ST en FPGAs como una alternativa de bajo coste y tiempo de diseño. Los circuitos desarrollados en este trabajo así, como la descripción de los módulos de control y bloques de procesamiento, están basados en estructuras micropipeline ST de 2 y 4 fases. Éstas se utilizan para el control de circuitos aritméticos, redes neuronales y microprocesadores. Se propone una metodología para la implementación de retardos en FPGAs y se aborda en detalle el diseño de los bloques de control asíncronos (BCAs). Además se presentan las propuestas y análisis de circuitos de control asíncronos distribuidos y centralizados para la optimización de los recursos disponibles en las FPGAs. Finalmente se describe el diseño de los módulos que componen a un microprocesador ST de 16 bits, desarrollado con un protocolo de 4 fases, que sólo requiere de un pulso externo a la entrada para iniciar el proceso de ejecución de las instrucciones, el cual presenta una mejora de consumo de potencia con respecto a su homologo síncrono.

Autor: KIELBIK RAFAL.
Año: 2005.
Universidad: POLITÉCNICA DE CATALUÑA [Más tesis de esta universidad] [www.upc.edu].
Centro de lectura: Aula de Teleensenyament,campus nord.
Centro de realización: C4 Jordi Girona, 1-3, campus nord 08034.

Autor: CASTRO MIGUENS CARLOS.
Año: 2005.
Universidad: VIGO [Más tesis de esta universidad] [www.uvigo.es].
Centro de lectura: ESCUELA SUPERIOR DE INGENIERÍA INDUSTRIAL.
Centro de realización: ESCUELA SUPERIOR DE INGENIERÍA INDUSTRIAL (UNIVERSIDAD DE VIGO).

Resumen: La tesis consta de dos partes independientes, estando ambas centradas dentro del campo de los convertidores CC/CC conmutados. En la primera parte se deducen dos métodos de modelado de la etapa de potencia, conocidos como Método delas variables de estado promediadas (State-space averaging method, Slobodan Cuk) y Método de los Datos Muestreados (sapled data method, A. Raymond Brown). Se analiza el error que introducen las aproximaciones que requiere la deducción de estos dos métodos de modelado, determinándose: * La precisión y la validez de estos dos métodos de modelado, así como la de cualquier otra técnica de modelado equivalente. * Algunas propiedades de la dinámica de los convertidores conmutados que hasta ahora no se habían tenido en cuenta. * El rango de validez de la respuesta en frecuencia obtenida con un analizador de redes. * Se explica la causa de las discrepancias existentes entre varios trabajos de investigación sobre modelado de convertidores. En la segunda parte de la tesis se analiza el mecanismo de control de un convertidor CC/CC conmutado controlado con una técnica conocida como Control en modo corriente media (Average current mode control). Del análisis realizado se deduce que para determinar un modelo lineal e invariante en el tiempo de la dinámica de un convertidor controlado con ésta técnica es necesario imponer una cierta condición de diseño al compensador del bucle de corriente. Teniendo en cuenta esta condición de diseño, se determina un modelo unificado de un convertidor controlado con ésta técnica en función de la topología de la etapa de potencia y de la corriente a controlar. Las corrientes a controlar que se han considerado con la corriente por la bobina, por el transistor y por el diodo de la etapa de potencia.