COMPUTER ARCHITEKTUR

Autor: SOLSONA TEHAS FRANCESC.
Jahr: 2001.
Universität: AUTÓNOMA DE BARCELONA [www.uab.es].
Ort der Lesung: ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA.
Ort der Vorbereitung: ESCUELA DE DOCTORADO Y DE FORMACIÓN CONTINUADA.

Inhaltsangabe: Der Schwerpunkt dieser Arbeit konzentriert sich auf den Aufbau einer virtuellen Maschine auf einem Cluster-System, die duale Funktionalität Vollstrecker --- effizient arbeiten beide (oder lokal) Workstations und verteilten Anwendungen. Dieses Projekt wird über zwei Mechanismen ---, die folgen zwei unterschiedliche Philosophien, Steuerungs-und Kontrollsysteme implicito-explícito. Darüber hinaus zur Erreichung des Zieles - diese Mechanismen eine gute Leistung bei der Ausführung mehrerer Anwendungen unter overheada verteilt und nicht - über die Umsetzung der Belastung vor Ort.

Autor: CAMPOS BASTOS CELSO.
Jahr: 2003.
Universität: VIGO [www.uvigo.es].
Ort der Lesung: ESCUELA SUPERIOR DE INGENIERIA INFORMÁTICA.
Ort der Vorbereitung: ESCUELA SUPERIOR DE INGENIERIA INFORMÁTICA.

Inhaltsangabe: Der Mainstream künstlerische Synthese Bild hat sich die Analyse der erzielten Ergebnisse, so dass Anzeige ausdrucksstarken, ist es sehr wichtig, dass die Bilder kommunizieren Ideen wirkungsvoll. Die Anzeige erfüllt expressiven Kunst und Wissenschaft, so dass das Wissen und die Techniken, die von den Künstlern für viele Jahrhunderte jetzt für die Computergrafik zu geben, den Schwerpunkt auf die besonderen Merkmale einer Szene, um subtile Steuern und weglassen, die Informationen überflüssig. In dieser Arbeit entwickelt ein Kern Zuschauer, die die Darstellung von Pflanzen mit unterschiedlichen ausdrucksstarken fertig in einem komplett interaktiv. Darüber hinaus ist die Konfiguration der verschiedenen Elemente und ihre Attribute geändert werden kann bequem und einfach durch den Benutzer, so dass Sie die Ergebnisse sofort.

Autor: PEÑALBA RODRÍGUEZ OLGA.
Jahr: 2003.
Universität: COMPLUTENSE DE MADRID [www.ucm.es].
Ort der Lesung: FACULTAD DE INFORMÁTICA.
Ort der Vorbereitung: FACULTAD DE INFORMÁTICA. UNIVERSIDAD COMPLUTENSE.

Inhaltsangabe: Das Ziel der Forschung Sammlung zur Erinnerung an diese These ist die Einführung effizienter und optimiert während der síntsis hohes Maß an Wiederverwendung Technik bekannt als Bedingung. Durch eine umfassende theoretische Studie über das Problem und den vorgeschlagenen Methoden für die Vorbehandlung, haben wir die wichtigsten Aspekte für die Verwirklichung einer umfassenden Analyse der Daten Strömungs-und Kontroll-System, semantische Analyse der Bedingungen für die Bewährungsstrafen und Transformation der Beschreibung der Abfahrt Für eine Reihe von Operationen, bei denen der Grad der gegenseitigen Ausgrenzung ist maximal. Mit diesen Leitlinien, schlägt vor, drei verschiedene Lösungen für das Problem, jeden geeignet, zu einer Synthese der Bühne: eine erste Lösung konzentriert sich auf die Erkennung der gegenseitigen Ausgrenzung eine andere Lösung für die Verwertung und Wiederverwendung presíntesis bedingte schließlich, dass eine Lösung optimiert die Wiederverwendung während der bedingten Planungsphase. Ebenfalls enthalten ist eine Studie über die theoretischen Aspekte der Wiederverwendung aplicción im Raum der Initiationen, dh zwischen Operationen, deren Daten produziert und konsumiert wird in verschiedenen Initiationen, die nicht unter eine oder mehrere der vorgeschlagenen Methoden, die bis in die Zeit.

Autor: RESANO EZCARAY JESÚS JAVIER.
Jahr: 2004.
Universität: COMPLUTENSE DE MADRID [www.ucm.es].
Ort der Lesung: FACULTAD DE CIENCIAS FÍSICA.
Ort der Vorbereitung: CC. FÍSICAS.

Inhaltsangabe: Multimedia Anwendungen heute zeichnen sich durch eine sehr dynamische Verhalten, mit einer Arbeitsbelastung variieren kann, dass mehrere Aufträge in der Größenordnung der Laufzeit. Solche Anwendungen begann mit der Entwicklung nur für Computer oder Workstations optimiert für Konsolen vor allem mit großer Kapazität für die Berechnung. Aber in den letzten Jahren damit begonnen, in eingebettete Systeme (wie Mobiltelefone und PADs), dass die zur Verfügung stehenden Mittel sind sehr begrenzt Sport der geringen Größe und den Preis von diesen Systemen. Diese Wanderung begann mit apliaicones sehr einfach, aber zunehmend Bedarf die Aufnahme von mehr und mehr komplexe Anwendungen. Um mit diesen Anwendungen brauchen wir eine Plattform mit großer Macht computaiconal, aber auch sehr flexibel zu können effizient Anpassung an die ständigen Veränderungen in der Arbeitsbelastung. Zur Umsetzung eines bestimmten Algorithmus beste Lösung sowohl in Leistung und Stromverbrauch ist in der sismtema eine spezifische Hardware Schaltung (ASIC), die darauf abzielt, auf eine Optik, aber diese Mittel nicht die notwendige Flexibilität. Die häufigsten Option für die Bereitstellung von Flexibilität zu einem System emportrado ist, die ein Prozessor speziell für diese Art von Systemen. Diese Prozessoren haben einen reduzierten Energieverbrauch, aber in der Regel nicht erreicht werden können, dass die Leistung aktueller Anwendungen benötigen. Daher ist es notwendig, Hardware Beschleuniger. Die Hardware dynamisch reconfigruable (DRHW) hat die Merkmale Ideen, dieses Problem zu lösen, denn auf der einen Seite, erreichen können, die Leistung notwendig sind, um Schaltkreise ermöglichen, die volle Ausnutzung der Parallelität der jede Aufgabe in der Anwendung, und zweitens, mit der Möglichkeit, Von partiellen Rekonfiguration, die gleiche Ressource kann als Beschleuniger für eine nahezu unbegrenzte Anzahl von Anwendungen (in der Praxis die Anzahl der Anwendungen, die Unterstützung ist nur durch den Speicherplatz für die Speicherung von Einstellungen). Allerdings ist die Flexibilität dieser Ressourcen ist im Zusammenhang mit hoher Latenz Rekonfiguration. Zum Beispiel, um ein Zehntel einer FPGA Virtex-II XC2V6000 benötigt mindestens 4ms. (Angenommen, dass die Häufigkeit der Schaltung Rekonfiguration beträgt 50 MHz). Diese Strafe ist nicht akzeptabel für viele der derzeitigen Multimedia Anwendungen, die wegen ihres Verhaltens dynamischen Rekonfiguration klagen können, alle paar Millisekunden. Das Ziel dieser Arbeit ist es, ein Umfeld für die Verwaltung der Lage, die Planung, so dass Rekonfiguration bestrafen minimal Systemleistung. Sie haben eine Reihe von Modulen, die Verwaltung der Neukonfiguration versuchen auf der einen Seite zur Minimierung der Anzahl der notwendigen Rekonfiguration und ein Plan, so dass es nicht allgemein Latenz Verzögerungen bei ejecucción. In Experimenten mit apliaciones Multimedia Module präsentiert sich beseitigen, mehr als 93% der ursprünglichen Strafe durch die Neukonfiguration.

Autor: FABERO JIMÉNEZ JUAN CARLOS.
Jahr: 2004.
Universität: COMPLUTENSE DE MADRID [www.ucm.es].
Ort der Lesung: FACULTAD DE CIENCIAS FÍSICAS.
Ort der Vorbereitung: FACULTAD DE CIENCIAS FÍSICAS.

Inhaltsangabe: Diese Studie präsentiert einen Überblick über Diskretisierung endliche Unterschied auf der Grundlage eines Systems von Koordinaten sechseckige verbessert die Eigenschaften von Stabilität und Isotropie Gesicht ähnliche Systeme auf der Grundlage von orthogonalen Koordinaten. Diese Methode wurde bei verschiedenen Gleichungen in partiellen Ableitungen 2D +1, als die Welle Gleichung, die elastischen Gleichung und die Gleichung von seno - Gordon. Auch die numerische Verfahren wurde parallelisiert auf verschiedenen Architekturen und Konfigurationen Betriebe Computern mit den verschiedenen Wirkungsgrade auf jedem ein.

Autor: RICO LÓPEZ RAFAEL.
Jahr: 2004.
Universität: COMPLUTENSE DE MADRID [www.ucm.es].
Ort der Lesung: FACULTAD CC FÍSICAS.
Ort der Vorbereitung: FACULTAD CC FÍSICAS (UCM).

Inhaltsangabe: Im Bereich der feinkörnigen Parallelität wurden verschiedene Faktoren, die Begrenzung der parallelen Architekturen, die integrierte Prozessoren neuesten Versuch eludir.En Das Papier beruht auf der Annahme, dass ein eigener Code von Anweisungen hat einen entscheidenden Einfluss auf dieser Hinsicht. Die Demonstration wurde mit einer Quantifizierung der Grad der Parallelität auf der Grundlage der Daten Diagramm Abhängigkeiten, die auf dem Roman gleichen Zeit unabhängig von der Implantation física.Se hat eine Validierung von dieser Technik, compárandola mit Maßnahmen, die auf Zeit mehr traditionellen Und akzeptiert und hat sich einen Simulator auf Spur parametrierbar angebracht, der Fall ist. Als Ergebnis wird festgestellt, dass tatsächlich greift Operanden implizit aus der Architektur der Code von Anweisungen und insbesondere solche, die sich aus dem Register des Staates, sich nachteilig auf die Höhe des Wettbewerbs hat eine potentielle Verbesserung für die Tests rund 10 %, Wenn sie umgeht.

Autor: COLL ARNAU SALVADOR.
Jahr: 2004.
Universität: POLITÉCNICA DE VALENCIA [www.upv.es].
Ort der Lesung: Dep. Ingenieria Electronica.
Ort der Vorbereitung: Universidad Politécnica de Valencia.

Inhaltsangabe: Die groß angelegte parallele Maschinen traditionell ausgelegt sind, dass sie eine Plattform für die Rechenleistung für viele wissenschaftliche Probleme, die eine große Rechenleistung. Die parallele wissenschaftliche Anwendungen, die viele Bereiche wie Klima Modellierung, Flüssigkeitsdynamik und Proteinfaltung. In den letzten zehn Jahren eine gemeinsame Strategie zu bauen hohe Leistung parallelen Maschinen wurde auf der Grundlage Architekturen in Tausende oder sogar Zehntausende demiles der Prozessoren über ein Netzwerk mit hoher Geschwindigkeit besteht. In einem Umfeld, wie zB, dass die kollektive Kommunikation spielt eine wichtige Rolle in der Leistungsfähigkeit von Anwendungen und effiziente Unterstützung der Systemsoftware. Das Netzwerk Zusammenschaltung Quadrics hat viele Funktionen, die zu einem ausgezeichneten Netzwerk für die großen parallelen Maschinen. Die Tatsache, dass die derzeitigen Trends im Supercomputing Einzug in massiv parallelen Computern, mit vielen Tausenden von Komponenten, die Zuverlässigkeit hat sich zu einer Herausforderung. In diesem Szenario, das kollektive Kommunikationsnetz Quadrics zerfallen deutlich in Anwesenheit des Scheiterns der auch nur einen einzigen Knoten. Diese These stellt eine effiziente und skalierbare zur Überwindung der Einschränkungen der kollektiven Kommunikation in das Netzwerk Zusammenschaltung Quadrics in Anwesenheit von Fehlern. Zu diesem Zweck, die Machbarkeit der vorgeschlagenen Mechanismus ist offiziell. Wir präsentieren den Entwurf einer neuen Routing Algorithmus mit Hardware Unterstützung für Multicasts, die die Grundlage für unseren Vorschlag, Multicast Bäume mit Hardwareunterstützung. Der vorgeschlagene Mechanismus ist implementiert und experimentell evaluiert.

Autor: BELTRÁN PARDO MARTA.
Jahr: 2004.
Universität: REY JUAN CARLOS [www.urjc.es].
Ort der Lesung: ESCUELA SUPERIOR DE CIENCIAS EXPERIMENTALES Y TECNILOGÍA.
Ort der Vorbereitung: ESCUELA SUPERIOR DE CIENCIAS EXPERIMENTALES Y TECNOLOGÍA.

Autor: SIGNES PONT MARÍA TERESA.
Jahr: 2004.
Universität: ALICANTE [www.ua.es].
Ort der Lesung: ESCUELA POLITÉCNICA SUPERIOR.
Ort der Vorbereitung: ESCUELA POLITÉCNICA SUPERIOR.

Inhaltsangabe: Das Ziel dieser Arbeit ist die Untersuchung der Verarbeitung von Informationen durch Maschinen. Diese Forschung beginnt mit einer Überprüfung der normalen Betrieb von Computern, aus der Perspektive der Arithmetik Prozessor, der sich in erster Linie auf die Addition und Multiplikation Primitive sowie verschiedene Algorithmen, die in der Berechnung von Zöllen. Darüber hinaus hat die Überprüfung zu einigen primitiven eigenen spezialisierten Prozessoren in der Computerindustrie wie Computergrafik und Bildverarbeitung. Alle diese Überlegungen haben gezeigt, dass die Bemühungen der Forschung getan, um die Leistung verbessern, in der Rechenleistung wird in zwei Möglichkeiten: Erstens, die Suche nach neuen Primitive zur Behandlung von bestimmten Fällen, und zweitens, bei der Verbesserung der Leistungsfähigkeit der mit den üblichen primitiven Ziel dieser Ausweitung der Verbesserung der Berechnung abgeleitet werden. Das Hauptziel dieser Arbeit ist es, einen Beitrag zur Verbesserung der Leistungsfähigkeit der Prozessoren. Generell, die Verbesserungen der Regel in Fällen, in denen die Lösung für ein Problem ist so für die besten ihrer Merkmale, das ist der Grundsatz, auf denen sie beruhen Prozessoren bestimmten Zweck. Im Gegensatz dazu, für allgemeine Zwecke Prozessoren, Verbesserungen davon abhängen, ein Gleichgewicht zwischen mehreren ihrer Leistungen, und damit bessere Renditen eine große Herausforderung. Diese Forschung steht im Einklang suchen zur Steigerung der Leistung der Hardware der Lage Betriebsarten Funktionen zu implementieren als andere Architekturen, die auf hoher Ebene, und das für allgemeine Zwecke. Das übergeordnete Ziel ist gegliedert in mehr spezifische Ziele, die Bedingung, Führung und Organisation der Arbeit, die Umrisse seguidamente.Proponer ein Modell, das die Maßnahmen zur Umsetzung der primitiven Computational Design an der Hardware, deren Ausdruckskraft ist größer als die von der Primitiven üblich. Generell Maschinen organisieren Computing System nach einem hierarchisch geordnet und jeder Ebene enthält Operationen erhöhte Leistung beispiellos. Der Vorschlag steht im Einklang mit der Hierarchie von einem höheren Niveau als üblich, das ist die Summe der primitiven und Multiplikation, die von der Hardware der Maschine. So, die primitiven zu entwerfen, die von der ersten Ebene Hardware Operationen sollten mehr als die Summe anspruchsvoll und Multiplikation. § formulieren, die konzeptionelle Grundlage der Standard Operation. Erste Operationen ausdrucksstarken hohen Niveau erfordert, dass die primitiven Methoden sind einfach genug zu berechnen. Zu bewerten oder Maßnahme ist die Durchführung einer Prüfung oder ein Betrag geschätzt, um eine andere, die derselben Art wie eine Einheit. Es kann auch als ein Weg zu "sehen" eine Menge, ein Objekt, eine Funktion ,..." durch "andere Betrag, Zweck oder Funktion. Die Faltung sieht eine Deckung für das Konzept vorgeschlagenen Methodik. § Was die Höhe der Leistung, die Gestaltung einer Architektur zur Umsetzung der vorgeschlagenen Modell Rechenleistung und bewerten ihre Nützlichkeit für die Lösung einige Probleme, die eine Alternative oder Ergänzung zu den bestehenden Vorschlag. Die Methode der Forscher besteht aus den folgenden Schritten: Überprüfung der Stand der Technik durch eine Literaturübersicht, der Formulierung des Problems zu lösen Siedlung Vorschlag, die Prüfung und Schlussfolgerungen. Der Plan von 8 arbeiten 36f wird wie folgt strukturiert: Nach einem Überblick über den aktuellen Stand der Kenntnisse über die Verarbeitung von Informationen durch Computer und eine begründete Bewertung der existierenden Realität, und das Problem ist, formuliert.

Autor: ABELLA FERRER JAIME.
Jahr: 2004.
Universität: POLITÉCNICA DE CATALUÑA [www.upc.edu].
Ort der Lesung: D-6.
Ort der Vorbereitung: D6 201 NORD.

Inhaltsangabe: Technologie und microarchitecture Evolution ist treibende Mikroprozessoren zu einer höheren Taktfrequenzen und höhere Integration Maßstab. Diese beiden Faktoren in einer höheren Leistungsdichte, die für mehr anspruchsvolle und teure Kühlsysteme. Verringerung der Verlustleistung kann sehr vorteilhaft sein, nicht nur in Bezug auf die Kühlung Kosteneinsparungen, sondern auch für Energieeinsparung und eine Verbesserung der Leistungen für eine bestimmte Lösung oder thermische Ausdehnung der Batterielebensdauer. Prozessoren sind häufig eine hohe Leistung für ein breites Spektrum von Anwendungen mit unterschiedlichen Anforderungen Ressource. So ist es oft der Fall, dass die Ressourcen genutzter. Daher können wir Energie sparen, weil Energie Ressourcen, während sie sich im Ruhezustand befindet. In der Regel sind die Strukturen in der Größe, so dass sie größer kaum steigert die Leistung, sondern dass sie kleinere schaden kann die Leistung für bestimmte Programme oder für einige Teile von einigen Programmen. So gibt es Raum zur dynamischen Anpassung dieser Strukturen zur Senkung des Energieverbrauchs von den Teilen, die keinen Beitrag zur Erhöhung der Leistung. Außerdem ist diese Art der schlimmsten Fall Design erfordert hohe Komplexität Macht hungrig. Diese These präsentiert neue microarchitectural Techniken zur Reduzierung des Energieverbrauchs und der Komplexität der wichtigsten Strukturen Mikroprozessor. Wir schlagen vor, neue Cache Speicher, Logik Frage, Laden / Geschäft Warteschlange und gebündelt microarchitecture Designs, sowie Techniken, um dynamisch die Größe dieser Strukturen. Wir zeigen, dass die Vorschläge in dieser Dissertation deutlich reduziert die Dynamik und Energie Leckage durch geringe Komplexität Strukturen und Mechanismen Größenänderung.

Autor: AWAD MOHAMMED M. M..
Jahr: 2004.
Universität: GRANADA [www.ugr.es].
Ort der Lesung: ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMATICA.
Ort der Vorbereitung: ESCUELA TÉCNICA SUPERIOR DE INGENIRÍA INFORMÁTICA.

Inhaltsangabe: Diese Diplomarbeit beschreibt eine neue Technik, die auf der Suche nach neuen Architekturen für die Modellierung komplexer Systeme der funktionalen Annäherung ohne eine Erhöhung der Zahl der Variablen müssen davon ausgehen, einer exponentiellen Zunahme der Komplexität des Systems ungefähr. Die hierarchische Struktur (mehrsprachig RBFNs) Vorschlag wird durch Netzwerke von radialen Basis Funktionen (Zwischensumme RBFN) mit einem einzigen Steckdose für alle und mit der Eigenschaft, dass jeder sub_RBFN bringen kann ist komplexen Modellen, die die Struktur, die Auswahl der Eingabe Variable ( IVS), und welche dieser sollten allein oder zusammen mit einem Sub - RBFN. Diese Arbeit präsentiert eine neue Methode für die Auswahl der Variablen. Die Zahl der Zulieferung RBFNs hängt von der Anzahl der Variablen, die ausgewählt und diese sollten allein oder gemeinsam in einer Zwischensumme RBFN. Zur Schätzung der Parameter jedes Zwischensumme RBFN (c Zentren, Radien r m Gewichte, und die entsprechende Anzahl von Funktionen radialen RBF in jedem Zwischensumme RBFN) präsentiert einen neuen Algorithmus für Clustering ab Zentren, c, in jedem Sub - RBF für Funktionelle Angleichung Problem. Die übrigen Parameter optimiert mit traditionellen Methoden. Unser Ziel ist es, die entsprechende hierarchische Architektur des Systems Multi - RBFNs mit den wichtigsten Variablen, die ausgewählt wurden, und optimiert die Parameter für die vorgeschlagene Struktur Multi - RBFN für Systeme funktionelle Annäherung auf der Grundlage eines bestimmten Satz von Daten Input / Ausgabe (I / S).

Autor: TORRES MORENO ENRIQUE.
Jahr: 2004.
Universität: ZARAGOZA [www.unizar.es].
Ort der Lesung: CENTRO POLITECNICO SUPERIOR.
Ort der Vorbereitung: CENTRO POLITECNICO SUPERIOR.

Inhaltsangabe: Eine viel versprechende Lösung für die Verteilung der First-Level-Cache ist die Trennung von Daten in den Speicher Pfad Abschnitte. Durch die Vorhersage der Bank vor dem Beginn der Anweisungen und Memory-Zugriff Gruppierung in den einzelnen Daten-Speicher-Adresse Pfad generierenden Einheiten, die Erinnerung Bank-und Verbraucher-Einheiten erreicht die gewünschte Bandbreite, niedrige Latenz, die für eine hohe Performance. In diesem Papier konzentrieren wir uns auf die Verteilung der beiden Banken und der Cache-Speicher zugreifen Strukturen auf dem kritischen Pfad der Versorgung Load-uso. Insbesondere Prognosen anheben Bank leicht implementierbar und damit für mehrere Prognosen für den Zyklus. Vorschlagen, Mechanismen für die Wiederherstellung im Falle eines Fehlers der Vorhersage Latenz ordnungsgemäß funktionierende Systeme mit hohen spekulativen Anweisung Ausführung. Analysieren konservativen politischen Umsetzung zu beginnen, der eine Last auf mehrere Banken zur Reduzierung der Latenz-Load-uso auf Fehler Vorhersage Bank. Studieren Techniken Partition skalierbare Strategien der Replikation und Verbreitung von Inhalten, die zur Verringerung der Konflikte, ohne dabei andere Fehler Preisen. Und schließlich werden wir ihre Auswahl von Buffer Store mit dem Ziel, die Daten speichert und lädt Flug abhängige Latenz des ersten Level-Cache, bei gleichzeitiger Wahrung eines hohen Zahl von Geschäften im Flug.

Autor: FERNÁNDEZ PEINADOR JUAN.
Jahr: 2005.
Universität: MURCIA [www.um.es].
Ort der Lesung: FACULTAD DE INFORMÁTICA.
Ort der Vorbereitung: FACULTAD DE INFORMÁTICA.

Inhaltsangabe: Die hohe Leistung parallel Computern zunehmend an Bedeutung und Größe. Allerdings ist die System-Software hat sich nach der Größe eines solchen Computern. Die meisten der Komponenten der Software-System hat sich nach der Größe eines solchen Computern. Die meisten der Komponenten des Software-Systems sind ineffizient, nicht klettern, und sind schlecht konzipiert. Darüber hinaus ist die Entwicklung von System-Software ist eine Aufgabe, die einen Großteil der Ressourcen. Deshalb gibt es eine offensichtliche Notwendigkeit für einen neuen Vorschlag für die Gestaltung der System-Software für Parallelrechner. Diese Arbeit schlägt vor, eine allgemeine Methodik für die Gestaltung der System-Software. Diese Methode basiert auf zwei Säulen: 1-Eine kleine Gruppe von Kommunikations-Primitiven oder grundlegende Primitiven. 2-Eine Reihe von globalen Synchronisation Mechanismen gebaut von den grundlegenden Primitiven. Die grundlegenden Primitiven fangen großen Kommunikations-Anforderungen für alle Komponenten des Software-Systems. Alle Komponenten der System-Software sind hierarchisch von den primitiven und die grundlegenden Mechanismen der Synchronisation. Dieses Modell hilft, zu vereinfachen und zu standardisieren, die Entwicklung von System-Software, erleichtert acomplamiento der Komponenten der Software-System, und bietet einen Rahmen für die Integration aller Komponenten des Gesamtsystems Betriebssystem-Software einmalig. Zur Verbesserung der Performance und Skalierbarkeit, die grundlegenden Primitiven kann nutzen die erweiterten Funktionen der modernen Netze die Zusammenschaltung. Insbesondere haben wir die Grundlagen-und primitiven Mechanismen für die Synchronisation, so dass auf eine eigene Netzwerk-Interface (NIC) im Netzwerk QsNet von Quadrics Schließlich, als Fallstudie, haben wir verschiedene Komponenten der System-Software für die Durchführung von parallelen Arbeit Erfassung der Fertigstellung der parallel arbeiten, und parallele Kommunikation. Besondere Aufmerksamkeit widmen wir der BCS-MPI, MPI eine leichte Umsetzung der primitiven und grundlegende Mechanismen der Synchronisation. Die experimentellen Ergebnisse zeigen, dass die Komponenten der System-Software für die Anwendung dieser Methode kann im Wettbewerb mit den kommerziellen Äquivalente.

Autor: César Galobardes Eduardo.
Jahr: 2005.
Universität: AUTÓNOMA DE BARCELONA [www.uab.es].
Ort der Lesung: Escola Tècnica Superior d'Enginyeria.
Ort der Vorbereitung: Escola Tècnica Superior d'Enginyeria.

Autor: Jorba Esteve José.
Jahr: 2005.
Universität: AUTÓNOMA DE BARCELONA [www.uab.es].
Ort der Lesung: Escuela Técnica Superior de Ingeniería.
Ort der Vorbereitung: Escuela Técnica Superior de Ingeniería (ETSE).

Inhaltsangabe: Die Diplomarbeit zeigt die Entwicklung eines vorgeschlagenen Architektur für die automatische Analyse der Leistungen der parallel entwickelten Applikationen unter Programmierung Paradigmen Schritt explizite Nachrichten. In den Kapiteln, die das gleiche: die verschiedenen Aspekte analysiert, die zu tun haben mit dem Umfang, entweder durch die Einführung von parallelen und verteilten Systemen verwendet als Basis, als auch die Basis-metrische Vorteile. Geben einen Überblick über verschiedene technische Grundlage für die Überwachung, wie das Aufspüren und Profiling, und wie wurde als erster Schritt in der klassischen Werkzeuge zur Performance-Analyse, die in der Regel auf der Grundlage Visualisierungstechniken. Die Mängel dieser, ebenso wie die umfassenden Kenntnisse notwendig, richtig intepretar Daten, führen uns auf eine höhere Ebene Werkzeuge, die Geräte über automatisierte Überwachung und ermöglichen uns, um interpretierbare Ergebnisse und Links direkt auf die Verbesserung der Leistungen. Die vorgeschlagene Architektur durch die verschiedenen Phasen der Überwachung, Erkennung von Problemen, nach seinen significancía Einstufung, die Untersuchung ihrer Ursachen und Vorschläge für die Erteilung von Maßnahmen erlaubt es uns, zu minimieren und / oder mit dem Ziel, die Ineffizienzen, die durch Probleme, die sich während der Umsetzung Leistung Der Anwendungen. Zu den Zielen der vorgeschlagenen Architektur, sind: A) Die Spezifikation des Wissens der Leistungen durch die Einführung von Wissen in der Form des Bauwerks Probleme, und die Analyse ihrer Ursachen, so zu erweitern Wissen in jedem Augenblick das Tool zur Verfügung stellen können. B) Unabhängigkeit von den Mechanismen der Erkennung der spezifischen Probleme identifiziert werden. C) Independence Base System verwendet Message Passing. D) Verbindungen der Probleme mit den Quellcode für die Anwendung, um die Punkte, die einen Bezug zu den Problemen. E) Die Ausstellung von nützlichen Anregungen zu den Endbenutzer zu liefern direkten Wirkung auf den Code der Anwendung zur Verbesserung ihrer Leistung. Die experimentellen Ergebnisse an einem Prototyp-Tool auf Basis der vorgeschlagenen Architektur, zeigen die Lebensfähigkeit der Vorschläge in diese These. Die vorgeschlagene Architektur und teilweise unterschiedlichen Ergebnisse und Studien über die Vorteile wurden in Zeitschriften und Kongresse der Bekanntheit (LNCS, EuroPVM, Parco, Parallel Letters ua).

Autor: Yang Xiaoyuan.
Jahr: 2005.
Universität: AUTÓNOMA DE BARCELONA [www.uab.es].
Ort der Lesung: Escuela Técnica Superior de Ingeniería.
Ort der Vorbereitung: Escuela Técnica Superior de Ingeniería (ETSE).

Inhaltsangabe: Die Diplomarbeit zeigt die Entwicklung von einem Vorschlag für eine Architektur für verteilte Systeme Video anfordern unter großem Maßstab (LVoD); konzentrierte sich auf das Paradigma der Zusammenarbeit zwischen Peer-to-Peer (P2P)-Clients, mit einer Kapazität zur Erzeugung von Anfragen Interactive Art eines Videorecorders (VCR). In den Kapiteln, die das gleiche: Beide wurden analysiert Aspekte, die zu tun haben mit Architekturen Ebene Verbindung zwischen Servern und Clients; analysiert haben, die verschiedenen Muster der Dienst basiert auf Multicast-Übertragungs-Techniken; Kooperationsmechanismen p2p, sowie Aspekte, die sich Mit Aspekte im Zusammenhang mit der Fehlertoleranz, Modellierung des Verhaltens der Kunden und die Probleme bei der Umsetzung der Maßnahmen klassischen schnellen Vorlauf, Rücklauf, Pause, etc.; typisch für diese Art von Systemen. In diesem Papier, hat vorgeschlagen, ein neues System-of-Service basiert auf der P2P-Paradigma speziell für Streaming-Video zu dienen T-VoD dieses Paradigma bisher nicht beantragt worden, um die Gestaltung der Umgebungen LVoD mit Multicast-Übertragung, das ist eine neue Idee der Autor. Derzeit beginnen in den Routing-Markt-Geräten möglich machen würde, dass die vorgeschlagene Architektur, aktuelle Netzwerk-Strukturen. Die Grundlage für die partnerschaftliche Zusammenarbeit ist die Koordinierung der gemeinsamen Kunden zu bilden Partnerschaft Stellen des Großformat. Die Zusammenarbeit zwischen Kunden, die Arbeit deutlich von jeder der Kunden in den kollaborativen Prozess, ein Kunde weiß genau, die Informationen, die Sie benötigen, um zu speichern und zu senden. Die partnerschaftliche Zusammenarbeit erstreckt sich auch die Fähigkeit der Kunden, da die Kunden ihre Ressourcen hinzufügen können, um eine größere Aufgabe. Das neue System basiert auf Multicast-Kommunikation. Ein Kunde ist in der Lage, Informationen zu generieren, "Nein"-Kunden. Die Multicast-Kommunikation erhöht die Effizienz der Kunden und reduziert die Netzbelastung durch Partnerschaften P2P-Schema. Eine Funktion zu berücksichtigen, in der vorgeschlagenen neuen P2P-Architekturen, ist die gestiegene Zahl der Ausfälle der Elemente des Systems, die Kunden haben eine größere Chance des Scheiterns als die Server. Bei der Gestaltung der neuen Regelung von P2P-Dienst, analysiert die verschiedenen Urteile von Kunden und Lösungen vorgeschlagen wurden, um sie zu überwinden. Die Mechanismen für die Fehlertoleranz des neuen Systems sind auf der Grundlage der frühzeitigen Erkennung von Fehlern und Ersatz dynamische kollaborative Kunden. Die Mechanismen definiert eine Hochgeschwindigkeits-Reaktion Misserfolgen und bieten daher einen hohen QoS der Zusammenarbeit von Kunden. Verschiedene Algorithmen werden zur Umsetzung der typischsten Videorecorder. Die Algorithmen basieren auf dem Input von Kunden und sind von besonderem Interesse, weil sie Video-Systeme bieten ein breiteres Spektrum an Dienstleistungen. Es wurde auch die Definition eines mathematischen Modells, welches in der Lage ist, um die Anforderungen des Systems mit dem neuen System; analytisches Modell, das verwendet wurde, um die Ergebnisse der Simulation. Um harte Daten Vertretung durch Modelle, ist eine operative Prototyp umgesetzt, was uns geholfen hat, stimmen einige der Variablen Simulator zu validieren und den Betrieb von kleinen politischen Vorschläge und Kontrast mit denen der Literatur. Die experimentellen Ergebnisse zeigen die Machbarkeit der Vorschläge in dieser Arbeit, die Ergebnisse zu verbessern sich deutlich von ähnlichen Lösungen in der Literatur. In die gleiche Richtung geht: den Bau von Domains, wo hierarchische Umsetzung der vorgeschlagenen Methodik, die besagt, 8 einschließlich 551 inaktiven Knoten in der kollaborativen Prozess, der Prüfung von mehreren Kanälen der lokalen Zusammenarbeit zu Fragen der Fehlertoleranz oder Operationen Rückschlag oder springen, unter anderem Überlegungen , Eröffnet eine Reihe von interessanten Möglichkeiten für die Studie, die generieren können Beiträge für die mittel-und langfristige Anlagen LVoD. Die vorgeschlagene Architektur für Systeme LVoD, Muster für die Zusammenarbeit zwischen Kunden, die Durchführung der Operationen VCR-Recovery-Mechanismen, bevor Urteile und Teilaspekte des Prototyps; veröffentlicht wurden in Zeitschriften und Kongresse der Bekanntheit (LNCS, PDP, Europar, IPDPS , IEEE ICC und Euromicro Conference).

Autor: Padrón González Emilio José.
Jahr: 2005.
Universität: A CORUÑA [www.udc.es].
Ort der Lesung: Facultad de Informática.
Ort der Vorbereitung: Facultad de Informática.

Inhaltsangabe: Eine der besten Methoden zur Gestaltung der tatsächlichen Verhalten von Licht in die Ausübung der Realismus in der visuellen Bildern aus synthetischen Form ist die Methode der Radiosity. Diese Methode, aber den Nachteil, der eine hohe Rechenleistung Kosten, die beide in der Zeit und in die Berechnung der Lagerung. Unter den vielen Varianten entstanden, mit dem Ziel der Senkung der Komplexität der klassischen Methode betont die Methode der hierarchischen Radiosity, auf der Grundlage der Durchführung einer adaptiven Unterteilung der Szene. Die Methode Radiosity hierarchischen behauptet, ist jedoch nach wie vor eine hohe Komplexität behindert, dass ihre Nutzung in großen Szenen. In diesem Papier haben wir tratatdo zu entwickeln, neue und andere Lösungen für einige der verschiedenen Probleme, die die Methode hierarchischen Radiosity wirft. Die Diplomarbeit beginnt mit einer kurzen Einführung in die Methode der hierarchischen Radiosity, in dem die wichtigsten Engpässe in der klassischen Methode Annäherung und der vorgeschlagenen Lösungen für sortearlos enthalten, die in den Rest der Arbeit. Der erste Punkt, an dem die Arbeit konzentriert sich auf die Ermittlung der Sichtbarkeit zwischen den verschiedenen Objekten in einer Szene (die wichtigsten Engpass in einem Algorithmus Beleuchtung), der Analyse der wichtigsten vorhandenen Vorschläge und schlägt vor, eine neue Herangehensweise an das Problem, das die Verwendung der Grundsatz des Ortes In den Adressraum des Blitzes geworfen in den Prozess einzubeziehen. Ein weiterer Aspekt in der Arbeit ist die Verwendung von geometrischen Mustern unterschiedlicher Komplexität, die es ermöglichen, die Behandlung von großen Objekten detaillierten Szenen, unabhängige korrekte Simulation der Verteilung von Energie in der Szene der geometrischen Komplexität der Objekte, die komponieren. In diesem Zusammenhang einen Vorschlag für die Berechnung der Radiosity auf die hierarchische Unterteilung Oberflächen. Schließlich, in der diese These schlägt eine parallele Lösung für die Entwicklung von verteilten Systemen für die Berechnung der globalen Beleuchtung mit der hierarchischen Radiosity, die eine tatsächliche Verteilung der Geometrie der Szene zwischen allen Erinnerungen an das System und mit einer Vielzahl an Näherung für die Ausführung, Die es ermöglichen, eine bessere Anpassung an die Granularität, die in der parelización von Aufgaben.

Autor: CRISTAL KESTELMAN ADRIAN.
Jahr: 2005.
Universität: POLITÉCNICA DE CATALUÑA [www.upc.edu].
Ort der Lesung: C6-E106.
Ort der Vorbereitung: D6 201 NORD.

Inhaltsangabe: Seit ihrer Gründung vor mehr als 50 Jahren, Verbesserungen in der Gestaltung der Computer Prozessoren, wurde aufgrund der großen Teil auf die Fortschritte in der Technologie der integrierten Schaltungen. Derzeit Prozessoren werden auf der Grundlage einer Vielzahl von Phasen mit komplizierten Schaltungen, die Informationen für den Betrieb mit sehr hoher Geschwindigkeit. Für Prozessoren kann die Ausführung von Programmen zu hoher Geschwindigkeit, für die sie entworfen wurden, die Erinnerung Subsystem muss in der Lage sein, Anweisungen und Daten mit Geschwindigkeiten vergleichbar mit dem Zyklus der Uhr Prozessoren. Allerdings ist die Geschwindigkeit, mit der die Berichte können Informationen zur Verfügung stellen, der Prozessor ist immer weniger im Vergleich zu der Geschwindigkeit der Prozessoren, so dass der Prozessor Geschwindigkeit begrenzt ist dramatisch. Dieser Anstieg der Unterschied in der Geschwindigkeit zwischen dem Prozessor und Speicher wurde âMemory Wall '. Versuchen zu reduzieren, dass die traditionellen negativ auswirken, hat dazu geführt, in einer großen Zahl von Anfragen aus den Ursprüngen von Computern. Der Cache Erinnerungen waren, dieses Problem zu lindern. Eine andere Lösung war, Prozessoren, können Sie die Anweisungen in einer anderen Reihenfolge, in denen sie lesen und entschlüsselt. Diese Arbeit schlägt vor, Techniken zur Verringerung der negativen Auswirkungen der âMemory Wall '. Wir schlagen vor, genannt âKilo Instruction Processorsâ. Sie sind geschaffen Prozessoren zu erhalten Tausende von Anweisungen ausgeführt werden. Bei der laufenden Anwendungen numerische Prozessoren vorgeschlagen, die fast zunichte gemacht, die negativen Auswirkungen der âMemory Wall '. In Anwendungen insgesamt, die Fehler der Vorhersage ist Sprüngen und verkettete Listen machen wir sind noch weit von der Beseitigung des Problems. Allerdings âKilo Instruction Processorsâ können in Verbindung mit traditionellen Methoden der abnehmenden âMemory Wall 'zu halten Tausende Anweisung Ausführung ist notwendig, um die Art und Weise ändern, dass Prozessoren verwalten bestehenden internen Ressourcen wie Warteschlangen Anweisungen und Aufzeichnungen. Wir schlagen vor, eine Technik âckeckpointsâ, die Gestaltung der internen Strukturen der âKilo Instruction Processorsâ, ohne zur Verringerung der Zykluszeit von Uhr und ohne Erhöhung der Energiekosten von der internen Strukturen Wir glauben, dass die Techniken entwickelt, in der diese These eröffnet neue Möglichkeiten zur individuellen Gestaltung Prozessoren und Multiprocessing Systeme in der nahen Zukunft deutlich reduzieren können, dass das Problem der âMemory Wall '.

Autor: Rodrigues de Souza Josemar.
Jahr: 2005.
Universität: AUTÓNOMA DE BARCELONA [www.uab.es].
Ort der Lesung: Escuela Técnica Superior de Ingeniería.
Ort der Vorbereitung: Escuela Técnica Superior de Ingeniería (ETSE).

Autor: NACHIONDO FARINOS TERESA.
Jahr: 2005.
Universität: POLITÉCNICA DE VALENCIA [www.upv.es].
Ort der Lesung: Informatica de Sistemas y Computadores.
Ort der Vorbereitung: Universidad Politécnica de Valencia.

Inhaltsangabe: Derzeit, parallelen und verteilten Rechnersystemen bewegt sich in Richtung Netzwerk Based Computing, wo Supercomputer, Cluster, Server und Endgeräte zusammenarbeiten und Daten austauschen. In all diesen Systemen, die in der Regel, um eine skalierbare und effiziente Struktur wurde ein Netzwerk Zusammenschaltung auf der Grundlage Schalter. Die Zusammenschaltung Netze parallel Computern und Servern als gemeinsame Forderung Cluster haben gesehen, eine Steigerung der Nachfrage nach Bandbreite. Eine Möglichkeit, dies zu erreichen, ist die Erhöhung der Zahl der Häfen von Switches, aber es bringt neue Probleme mit sich. Traditionell Schalter Klebstoff verwendet in ihren Häfen räumen. Diese Switches sind bekannt als Schalter OQ (er) ((es) Output Queuing). Doch dieses System erfordert, dass der Schalter arbeitet mit einer Geschwindigkeit höher als den Link, um alle potenziellen ankommenden Pakete an jedem Port für die Einreise. Da die Geschwindigkeit der Links wächst mit einer Rate von etwa Gbit / s und einen Schalter hat viele weitere Ports für die Einreise, dieses System ist nicht praktikabel. Eine Lösung zur Überwindung dieses Problems ist die Verwendung von Switches mit Warteschlangen in den Hafen der Einreise. Diese Switches sind bekannt als Schalter IQ (er) ((es) Eingang Queuing. Durch die Verwendung von FIFO Warteschlangen in diesen Schalter, die Sperrung der Leiter der Warteschlange (auf die wir im Folgenden finden Sie als HoL ((er Leiter der Line) )) (Blockierung) ist eines der größten Probleme in hoher Geschwindigkeit schaltet. Dieses Problem tritt auf, wenn ein Paket blockiert an der Spitze der Warteschlange verhindert das Stück hinter ihm nicht erzielen konnten Ausgänge frei, führte dies zu einer schweren Beeinträchtigung Produktivität. Beste bekannte Lösung für das Problem der es HoL blockieren () sind virtuelle Ausgabe Queueing ((es VOQs, Virtual Output Queues)). VOQ im Einsatz ist an jedem Port für die Einreise wie möglich Warteschlangen Destinationen in das Netzwerk, eine für jeden Bestimmungsort. Die Kosten für die Umsetzung VOQs sind cuadráticamente steigt mit der Anzahl der Ports auf das Netzwerk, so dass diese Lösung mit einem sehr hohen Kosten, während die Einführung von Beschränkungen in Bezug auf die Stabilität. Diese Situation wurde verschärft, wenn die Schalter unterstützt verschiedenen Ebenen der Priorität oder Die Qualität der Dienstleistung. Angesichts der derzeitigen Trend in der Nachfrage für eine größere Anzahl von Ports auf hohe Leistung Schalter, die Lösung nicht mehr VOQ