COMPUTER ARCHITECTURE

Auteur: SOLSONA TEHAS FRANCESC.
Année: 2001.
Université: AUTÓNOMA DE BARCELONA.
Lieu de l'exposition: ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA.
Lieu de préparation: ESCUELA DE DOCTORADO Y DE FORMACIÓN CONTINUADA.

Résumé: L'objectif de cette thèse est centré sur la construction d'une machine virtuelle sur un cluster système offrant une double fonctionnalité exécuteur efficacement --- travaillent tous les deux (ou locales), les postes de travail et applications réparties. Ce projet aura deux mécanismes ---, qui suivra deux philosophies différentes, le contrôle - implicito et de contrôle - explícito. En plus de la réalisation de l'objectif -- ces mécanismes offrent une bonne performance dans l'exécution de plusieurs applications distribuées sous overheada et pas -- de l'exécution de la charge au niveau local.

Auteur: CAMPOS BASTOS CELSO.
Année: 2003.
Université: VIGO.
Lieu de l'exposition: ESCUELA SUPERIOR DE INGENIERIA INFORMÁTICA.
Lieu de préparation: ESCUELA SUPERIOR DE INGENIERIA INFORMÁTICA.

Résumé: L'image de synthèse intégrer artistique a évolué analyse des résultats obtenus, afin que l'affichage expressif, il est très important que les images communiquer des idées efficacement. L'affichage se réunit expression artistique et de la science, de sorte que les connaissances et les techniques qui ont été utilisées par les artistes depuis plusieurs siècles maintenant s'appliquer à l'image de synthèse pour mettre l'accent sur les spécificités d'une scène, d'exposer les subtiles taxes et omettre les informations superflues. Dans cette thèse développe un noyau visionneuse qui permet la représentation des plantes avec différents expressif terminé dans un totalement interactifs. Par ailleurs, la configuration des différents éléments et de leurs attributs peuvent être modifiées facilement et confortablement par l'utilisateur, ce qui vous permet de voir les résultats immédiatement.

Auteur: PEÑALBA RODRÍGUEZ OLGA.
Année: 2003.
Université: COMPLUTENSE DE MADRID.
Lieu de l'exposition: FACULTAD DE INFORMÁTICA.
Lieu de préparation: FACULTAD DE INFORMÁTICA. UNIVERSIDAD COMPLUTENSE.

Résumé: L'objectif de la collection de recherche en mémoire de cette thèse est de mettre en oeuvre efficace et optimisée au cours de la síntsis haut niveau de réutilisation technique appelée conditionnelle. Grâce à une étude théorique du problème et les moyens proposés pour pré-traitement, nous avons identifié les aspects essentiels pour parvenir à une analyse complète des flux de données et le système de contrôle, analyse sémantique des termes régissant les peines avec sursis et à la transformation de la description de départ Pour une série d'opérations où le degré d'exclusion mutuelle est maximale. En suivant ces lignes directrices, suggère trois solutions différentes à ce problème, chacune adaptée à une phase de synthèse: une première solution axée sur la détection de l'exclusion mutuelle d'une autre solution pour l'exploitation de la réutilisation presíntesis conditionnelle et, enfin, une solution qui optimise la réutilisation conditionnelle pendant la Phase de planification. On y trouve aussi une étude sur les aspects théoriques impliqués dans aplicción de réutilisation dans l'espace d'initiations, c'est-à-dire entre les opérations dont les données sont produites et consommées dans différentes initiations, qui n'a pas été couverte par l'une des méthodes proposées à l'époque.

Auteur: RESANO EZCARAY JESÚS JAVIER.
Année: 2004.
Université: COMPLUTENSE DE MADRID.
Lieu de l'exposition: FACULTAD DE CIENCIAS FÍSICA.
Lieu de préparation: CC. FÍSICAS.

Résumé: Les applications multimédia d'aujourd'hui se caractérisent par un comportement très dynamique, avec un volume de travail qui peut varier de plusieurs ordres de grandeur à l'exécution. Ces applications ont commencé à se développer que pour les ordinateurs ou les postes de travail optimisé pour les consoles surtout avec une grande capacité de calcul. Mais ces dernières années ont commencé à inclure dans les systèmes embarqués (tels que les téléphones mobiles et PAD) que les ressources disponibles sont très limitées spor la petite taille et le prix de ces systèmes. Cette migration a commencé avec apliaicones très simple, mais demande de plus en plus l'intégration de plus en plus complexe des applications. Pour faire face à ces demandes nous avons besoin d'une plate-forme avec une grande puissance computaiconal, mais aussi très souple pour pouvoir s'adapter efficacement à l'évolution constante de la charge de travail. Pour mettre en œuvre un algorithme spécifique meilleure solution à la fois la performance et de consommation d'énergie est incluse dans le sismtema un circuit matériel (ASIC) conçu pour fonctionner sur une optique, mais ces ressources ne prévoient pas la flexibilité nécessaire. L'option la plus commune pour la fourniture de souplesse à un système emportrado est d'inclure un processeur spécialement conçu pour ce type de systèmes. Ces transformateurs ont réduit la consommation d'énergie, mais en général, ne peut pas atteindre les performances que les applications actuelles ont besoin. Par conséquent, il est nécessaire d'inclure des accélérateurs matériels. Le matériel dynamiquement reconfigruable (DRHW) présente les caractéristiques des idées pour résoudre ce problème parce que, d'une part, peuvent atteindre les performances nécessaires pour mettre en œuvre des circuits permettant de tirer pleinement parti du parallélisme de chaque tâche dans la demande, et d'autre part, en utilisant la possibilité De la reconfiguration partielle, la même ressource peut être utilisée comme un accélérateur pour un nombre pratiquement illimité d'applications (dans la pratique, le nombre de demandes d'appui qui est seulement limitée par l'espace mémoire alloué au stockage des paramètres). Toutefois, la souplesse de ces ressources est associée à la reconfiguration de latence élevés. Par exemple, pour reconfigurer un dixième de FPGA Virtex-II XC2V6000 besoin d'au moins 4ms. (En supposant que la fréquence du circuit de reconfiguration est 50 MHz). Cette peine n'est pas acceptable pour un grand nombre des applications multimédias actuelles qu'en raison de leur comportement reconfiguration dynamique peut poursuivre toutes les quelques millisecondes. L'objectif de cette thèse est de fournir un environnement capable de gérer la planification, afin que la reconfiguration pénaliser le moins possible les performances du système. Ils ont mis au point un ensemble de modules qui gèrent la reconfiguration tente d'une part de réduire le nombre nécessaire de reconfiguration et d'un autre plan afin que ses généralement pas le temps de latence des retards dans ejecucción système. Dans les expériences avec apliaciones multimédias modules présentés obtenir éliminer plus de 93% de la première peine en raison de la reconfiguration.

Auteur: FABERO JIMÉNEZ JUAN CARLOS.
Année: 2004.
Université: COMPLUTENSE DE MADRID.
Lieu de l'exposition: FACULTAD DE CIENCIAS FÍSICAS.
Lieu de préparation: FACULTAD DE CIENCIAS FÍSICAS.

Résumé: Ce document de recherche présente un aperçu de discrétisation différences finies basé sur un système de coordonnées hexagonales améliore les caractéristiques de stabilité et de l'isotropie face à des systèmes similaires basés sur orthogonale coordonnées. Cette méthode a été appliquée à plusieurs équations en dérivées partielles 2D +1, dans cette équation, l'équation élastique et l'équation de seno - Gordon. En outre, la méthode numérique a été parallelised sur les diverses architectures et les configurations des ordinateurs fermes montrant l'efficacité de différentes sur chacune d'elles.

Auteur: RICO LÓPEZ RAFAEL.
Année: 2004.
Université: COMPLUTENSE DE MADRID.
Lieu de l'exposition: FACULTAD CC FÍSICAS.
Lieu de préparation: FACULTAD CC FÍSICAS (UCM).

Résumé: Dans le domaine des grains fins de concurrence ont été identifiés divers facteurs limitants d'architectures parallèles que les processeurs intégrés dernière tentative eludir.En Le présent document est fondé sur l'hypothèse que son propre code d'instruction a un impact décisif sur ce point. La démonstration a été réalisée en utilisant une quantification du degré de parallélisme basé sur le graphique des données dépendances qui est nouvelle à la fois indépendante de l'implantation física.Se a effectué une validation de cette technique, compárandola avec des mesures qui sont basées sur des temps plus traditionnels Et accepté et a construit un simulateur basé sur les traces paramétrables approprié de l'affaire. En conséquence il est conclu que le fait d'accéder opérandes implicites dérivés de l'architecture du code d'instructions et plus spécifiquement, ceux résultant de l'enregistrement de l'état, de porter atteinte au niveau de la concurrence a été doté d'un potentiel d'amélioration pour l'essai utilisé environ 10 % Si elle contourne cela.

Auteur: COLL ARNAU SALVADOR.
Année: 2004.
Université: POLITÉCNICA DE VALENCIA.
Lieu de l'exposition: Dep. Ingenieria Electronica.
Lieu de préparation: Universidad Politécnica de Valencia.

Résumé: Les grandes machines parallèles sont traditionnellement conçues pour fournir une plate-forme de calcul scientifique pour de nombreux problèmes qui exigent grande puissance de calcul. Le parallèle applications scientifiques couvrant de nombreux domaines tels que la modélisation climatique, la dynamique des fluides et de pliage de protéines. Au cours de la dernière décennie, une stratégie commune visant à construire des machines parallèles haute performance a été architectures basées sur des milliers, voire des dizaines demiles de processeurs connectés par l'intermédiaire d'un réseau d'interconnexion à grande vitesse. Dans un environnement comme ça, le collectif de communication joue un rôle clé dans la performance des applications et des logiciels de systèmes d'appui efficaces. Le réseau d'interconnexion Quadrics a de nombreuses caractéristiques qui sont devenus d'un excellent réseau de grande envergure machines parallèles. Toutefois, le fait que les tendances actuelles dans superinformatique déplaçant dans les ordinateurs massivement parallèles, avec des milliers de composants, de la fiabilité est devenue un défi. Dans ce scénario, le réseau de communications collectives Quadrics dégrader sensiblement en présence d'un échec, même d'un seul noeud. Cette thèse présente un moyen efficace et adapté pour surmonter les contraintes collectives de la communication dans le réseau d'interconnexion Quadrics en présence de fautes. À cette fin, la faisabilité du mécanisme proposé est établie formellement. Nous présentons la conception d'un nouvel algorithme de routage avec le support matériel pour multicast, qui est la base de notre proposition, multidiffusion des arbres avec le support matériel. Le mécanisme proposé est mis en œuvre et évalués expérimentalement.

Auteur: BELTRÁN PARDO MARTA.
Année: 2004.
Université: REY JUAN CARLOS.
Lieu de l'exposition: ESCUELA SUPERIOR DE CIENCIAS EXPERIMENTALES Y TECNILOGÍA.
Lieu de préparation: ESCUELA SUPERIOR DE CIENCIAS EXPERIMENTALES Y TECNOLOGÍA.

Auteur: SIGNES PONT MARÍA TERESA.
Année: 2004.
Université: ALICANTE.
Lieu de l'exposition: ESCUELA POLITÉCNICA SUPERIOR.
Lieu de préparation: ESCUELA POLITÉCNICA SUPERIOR.

Résumé: Le but de cette thèse est l'étude du traitement de l'information effectué par des machines. Cette recherche commence par un examen des opérations normales par les ordinateurs, du point de vue de l'arithmétique du processeur, en se concentrant principalement sur l'addition et la multiplication des primitives, et des divers algorithmes utilisés dans le calcul des droits. Il a aussi étendu à l'examen des primitives propres processeurs spécialisés dans l'industrie informatique, tels que l'informatique graphique et analyse d'images. Toutes ces considérations ont montré que les efforts de la recherche se fait pour améliorer la performance dans le secteur informatique est en cours de développement de deux manières: premièrement, la recherche de nouveaux primitifs pour traiter des cas spécifiques, et d'autre part, l'amélioration de la performance de l'primitives habituelles avec les Objectif de l'extension de cette amélioration découle de tout calcul. Le principal objectif de ce travail est de contribuer à l'amélioration de la performance des processeurs. Généralement, les améliorations se produisent souvent dans les cas où la solution d'un problème est si dévoués au mieux de ses fonctions, c'est le principe sur lequel ils sont basés processeurs but précis. En revanche, les processeurs à usage général, des améliorations sont tributaires d'un équilibre entre plusieurs de ses avantages, et ainsi obtenir de meilleurs rendements constitue un défi majeur. Cette recherche est en ligne qui cherchent à augmenter le niveau de performance des matériels capables de les modes d'exploitation à mettre en oeuvre des fonctions que d'autres fournissent les architectures de haut niveau, et que, pour un usage général. L'objectif global est décomposé en plusieurs objectifs spécifiques qui conditionnent, orienter et organiser les travaux, qui décrit seguidamente.Proponer un modèle, qui permet de mettre en oeuvre les opérations de calcul primitif à la conception du matériel, dont le pouvoir expressif est supérieure à celle fournie par le Primitives habituelles. Généralement les machines d'organiser le calcul suivant un schéma hiérarchiquement ordonné niveaux, et chaque niveau contient une augmentation de la puissance des niveaux sans précédent. La proposition est conforme à la hiérarchie partir d'un niveau plus élevé que d'habitude, qui est la somme des primitives et à la multiplication, mis en œuvre par le matériel de la machine. Ainsi, le primitif d'être conçu pour être mis en œuvre par le premier niveau, les opérations devraient fournir du matériel plus perfectionné que la somme et la multiplication. Â § formuler les fondements théoriques de la norme chirurgie. Obtention d'opérations expressif de haut niveau de puissance exige que les méthodes primitives sont suffisamment simples à calculer. D'évaluer ou de la mesure est de procéder à une évaluation ou d'un montant estimé à prendre une autre, les mêmes espèces comme une unité. Il peut également être comprise comme un moyen de "voir" une quantité, un objet, une fonction ... "par" autre montant, de l'objectif ou de la fonction, respectivement. La convolution fournit une couverture à la notion méthodologie proposée. Â § Abordant le niveau de réalisation, la conception d'une architecture qui met en oeuvre le modèle proposé et d'évaluer leur utilité pour résoudre certains problèmes, en fournissant une alternative ou un complément à la présente proposition. La méthodologie suivie chercheur comprend les étapes suivantes: examen de l'état de l'art fait par un examen de la littérature, de la formulation du problème à résoudre proposition de règlement, la vérification et les conclusions. Le plan du 8 travail 36f est structuré comme suit: Après un examen de l'état actuel des connaissances concernant le traitement de l'information effectué par ordinateurs et d'une évaluation raisonnée de la réalité existante, le problème est formulé.

Auteur: ABELLA FERRER JAIME.
Année: 2004.
Université: POLITÉCNICA DE CATALUÑA.
Lieu de l'exposition: D-6.
Lieu de préparation: D6 201 NORD.

Résumé: Microarchitecture et de la technologie est le moteur de l'évolution des microprocesseurs vers les hautes fréquences d'horloge plus élevées et de l'intégration échelle. Ces deux facteurs se traduisent par la densité de puissance, qui demande plus sophistiqués et coûteux systèmes de refroidissement. Réduction de la dissipation de puissance peut être très utile non seulement en termes de réduction des coûts de refroidissement, mais aussi pour économiser l'énergie ou l'augmentation des performances thermiques pour une solution ou une extension de l'autonomie de la batterie. Transformateurs sont souvent conçus pour parvenir à haute performance pour une large gamme d'applications avec différentes ressources nécessaires. Ainsi, il est fréquent que les ressources sont sous-utilisées. Par conséquent, nous pouvons économiser de l'énergie parce que le gaspillage d'énergie considérables, alors qu'ils sont inactifs. En général, les structures sont dimensionnées de telle sorte que ce qui les rend à peine plus grande augmente les performances, mais ce qui les rend plus petites pouvant nuire à la performance de certains programmes ou de certaines parties de certains programmes. Ainsi, il est possible d'adapter dynamiquement ces structures pour réduire la consommation d'énergie de ces éléments qui ne contribuent pas à accroître les performances. En outre, ce type de cas le plus défavorable de conception requièrent une grande complexité affamés de puissance des structures. Cette thèse présente microarchitecturelle nouvelles techniques pour réduire la consommation d'énergie et de la complexité des principales structures de microprocesseur. Nous proposons de nouveau la mémoire cache, question de logique, de charge et / ou stocker file d'attente et en grappe microarchitecture dessins, ainsi que des techniques de redimensionner dynamiquement ces structures. Nous montrons que les propositions présentées dans cette thèse réduit sensiblement la dynamique et les fuites d'énergie par le biais de faible complexité des structures et des mécanismes de redimensionnement.

Auteur: AWAD MOHAMMED M. M..
Année: 2004.
Université: GRANADA.
Lieu de l'exposition: ESCUELA TÉCNICA SUPERIOR DE INGENIERÍA INFORMATICA.
Lieu de préparation: ESCUELA TÉCNICA SUPERIOR DE INGENIRÍA INFORMÁTICA.

Résumé: Cette thèse décrit une nouvelle technique visant à trouver de nouvelles architectures pour la modélisation des systèmes complexes de rapprochement fonctionnel sans augmenter le nombre de variables d'entrée doivent assumer une augmentation exponentielle de la complexité du système environ. La structure hiérarchique (plusieurs RBFNs) proposition est constitué par les réseaux de fonctions de base radiale (Sous RBFN), avec un seul point de vente pour tous et à la propriété que chaque sub_RBFN peut apporter est de modèles complexes, en identifiant la structure, le choix des variables d'entrée ( IVS), et qui devrait aller de ces seuls ou avec un sous-groupe RBFN. Cette thèse présente une nouvelle méthode de sélection des variables d'entrée. Le nombre d'Sous-Commission RBFNs dépend du nombre d'entrées variables sélectionnées, et qui devrait aller de ces seuls ou ensemble dans un Sous-Commission RBFN. Pour estimer les paramètres de chaque sous-traitant RBFN (c centres, les rayons r p poids, et le nombre approprié de fonctions radiale RBF dans chaque sous-traitant RBFN) présente un nouvel algorithme pour le regroupement des centres de départ, c dans chaque sous-traitant RBF conçu pour Fonctionnelle rapprochement problème. Les autres paramètres optimisés en utilisant les méthodes traditionnelles. Notre objectif est de trouver les hiérarchique appropriée architecture du système multiples RBFNs avec les plus importantes entre des variables qui ont été sélectionnés, et optimise les paramètres de la structure proposée multiples RBFN pour les systèmes fonctionnels rapprochement fondé sur un ensemble de données d'entrée / Sortie (E / S).

Auteur: TORRES MORENO ENRIQUE.
Année: 2004.
Université: ZARAGOZA.
Lieu de l'exposition: CENTRO POLITECNICO SUPERIOR.
Lieu de préparation: CENTRO POLITECNICO SUPERIOR.

Résumé: Une solution prometteuse pour la distribution de la cache de premier niveau de la séparation entre les données chemin de la mémoire des sections. Grâce à la prévision de la banque avant le début de l'instruction et l'accès à la mémoire de données dans chaque groupement chemin adresse unités de mémoire, la mémoire et les unités consommateurs est atteint de la bande passante souhaitée, le faible temps de latence nécessaires pour atteindre la haute performance. Dans le présent document, nous nous concentrons sur la distribution des deux rives et de la mémoire cache de structures d'accès situé sur le chemin critique de l'approvisionnement de charge uso. Plus précisément, les prévisionnistes banque soulever facilement réalisable et permettant de plusieurs prévisions pour le cycle. Proposer des mécanismes de récupération en cas d'erreur de prédiction de latence bon fonctionnement des systèmes avec des taux élevés d'exécution des instructions spéculatives. Analyser les politiques conservatrices de commencer la mise en œuvre d'une charge à plusieurs banques de réduire le temps de latence uso de charge en cas d'erreur de prédiction banque. Étude de techniques de partition évolutive des stratégies de réplication et la distribution de contenu qui permettent de réduire les conflits sans diminuer le taux d'erreurs des autres. Et enfin, nous allons répondre à leurs choix de la mémoire tampon Copier dans le but de fournir des données de vol dans les magasins des charges dépendent de latence de la mémoire cache de premier niveau, tout en maintenant un nombre élevé de magasins en vol.

Auteur: FERNÁNDEZ PEINADOR JUAN.
Année: 2005.
Université: MURCIA.
Lieu de l'exposition: FACULTAD DE INFORMÁTICA.
Lieu de préparation: FACULTAD DE INFORMÁTICA.

Résumé: Les ordinateurs parallèles haute performance sont de plus en plus d'importance et de la taille. Toutefois, le logiciel du système n'a pas évolué en fonction de la taille de ces ordinateurs. La plupart des composants du logiciel de système n'a pas évolué en fonction de la taille de ces ordinateurs. La plupart des composants du système logiciel sont inefficaces, non montée, et qui sont mal conçus. En outre, le développement de logiciels système est une tâche qui consomme beaucoup de ressources. Par conséquent, il existe un besoin évident d'une nouvelle proposition pour la conception de systèmes logiciels pour ordinateurs parallèles. Cette thèse propose une méthodologie générale pour la conception du logiciel système. Cette méthodologie repose sur deux piliers: 1-Un petit jeu de la communication primitives ou primitives de base. 2-Un ensemble de mécanismes de synchronisation globale construite à partir de la base de primitives. Les primitives de base des captures principales exigences en matière de communications de tous les composants du logiciel système. Tous les composants du logiciel de système hiérarchique sont conçus à partir de la ligne primitive et des mécanismes de base de synchronisation. Ce modèle permet de simplifier et normaliser le développement de logiciels système, facilite acomplamiento des composants du logiciel de système, et fournit un cadre pour l'intégration de toutes les composantes de l'ensemble des logiciels de système d'exploitation unique. Pour améliorer les performances et d'évolutivité, la base des primitives peuvent exploiter les fonctionnalités avancées de l'interconnexion des réseaux modernes. En particulier, nous avons mis en oeuvre les primitives de base et des mécanismes de synchronisation de sorte que courir sur sa propre interface réseau (NIC) sur le réseau de Quadrics QsNet Enfin, comme une étude de cas, nous avons mis en oeuvre diverses composantes du système de mise en œuvre de logiciels pour le travail en parallèle , La détection de l'achèvement des travaux parallèles, et en parallèle des communications. Nous prêtons une attention particulière à la BCS-MPI, MPI une légère application de la primitive et des mécanismes de base de synchronisation. Les résultats expérimentaux montrent que les composants de logiciel de système destiné à l'application de cette méthodologie peut rivaliser avec leurs équivalents commerciaux.

Auteur: César Galobardes Eduardo.
Année: 2005.
Université: AUTÓNOMA DE BARCELONA.
Lieu de l'exposition: Escola Tècnica Superior d'Enginyeria.
Lieu de préparation: Escola Tècnica Superior d'Enginyeria.

Auteur: Jorba Esteve José.
Année: 2005.
Université: AUTÓNOMA DE BARCELONA.
Lieu de l'exposition: Escuela Técnica Superior de Ingeniería.
Lieu de préparation: Escuela Técnica Superior de Ingeniería (ETSE).

Résumé: Le mémoire présente le développement d'une architecture proposée pour l'analyse automatique des prestations d'applications parallèles élaborés dans le cadre des paradigmes de programmation étape messages explicites. Au fil des chapitres qui composent le même: avoir analysé les différents aspects qui ont trait à la portée, soit en introduisant des systèmes parallèles et distribués utilisé comme base, ainsi que les prestations de base métrique. Donner un aperçu des différentes techniques de base pour la surveillance, tels que le traçage et profilage, et comme cela a été utilisé comme la première étape de ce grand classique des outils d'analyse de performance, habituellement fondé sur les techniques de visualisation. Les insuffisances de ces derniers, ainsi que la connaissance globale nécessaire pour bien intepretar données fournies, nous conduire à envisager un niveau plus élevé d'outils automatisés qui fournissent des équipements au-delà du suivi et de nous permettre d'obtenir des résultats et interprétable directement liées à l'amélioration des prestations des applications. L'architecture proposée par différentes phases de la surveillance, la détection de problèmes, selon ses significancía classification, l'analyse de ses causes, et à la délivrance des suggestions sur les actions nous permet de réduire et / ou supprimer les inefficacités dues à des problèmes survenus au cours de la mise en œuvre de performance Des applications. Parmi les objectifs de l'architecture proposée, sont: A) La spécification de la connaissance des avantages grâce à l'introduction de connaissances sous la forme de problèmes de structure, et l'analyse de ses causes, de manière à élargir la connaissance à chaque instant l'outil peut fournir. B) L'indépendance des mécanismes de détection des problèmes spécifiques identifiés. C) L'indépendance du système de base utilisé message passing. D) Relation des problèmes avec le code source de l'application, afin d'établir des points qui sont liés à ces problèmes. E) L'émission des suggestions utiles à l'utilisateur final d'offrir une action directe sur le code de l'application pour améliorer ses performances. Les résultats expérimentaux obtenus sur un prototype d'outil basé sur l'architecture proposée, la démonstration de la viabilité des propositions faites dans cette thèse. L'architecture proposée et les différents résultats partiels, et les études sur les bénéfices ont été publiés dans des revues et des congrès de renom (LNCS, EuroPVM, Parco, Parallel lettres entre autres).

Auteur: Yang Xiaoyuan.
Année: 2005.
Université: AUTÓNOMA DE BARCELONA.
Lieu de l'exposition: Escuela Técnica Superior de Ingeniería.
Lieu de préparation: Escuela Técnica Superior de Ingeniería (ETSE).

Résumé: Le mémoire présente l'élaboration d'une proposition pour une architecture distribuée pour les systèmes en cours de demande de vidéo à grande échelle (LVoD); porté sur le paradigme de la coopération entre le peer-to-peer (P2P) les clients, avec la capacité de générer des demandes Interactive type magnétoscope (VCR). Au fil des chapitres qui composent le même: les deux aspects ont été analysés qui ont à voir avec les architectures de niveau de connexion entre les serveurs et les clients, ont analysé les différentes formes de service fondés sur les techniques de transmission multicast; p2p mécanismes de collaboration, ainsi que les aspects traitant Avec les aspects relatifs à la tolérance aux pannes, la modélisation du comportement des clients et les problèmes de mise en œuvre des opérations classiques fast-forward, rewind, pause, etc; typique de ce type de systèmes. In this paper, a proposé un nouveau schéma de service fondés sur le paradigme P2P spécifiquement pour le streaming vidéo pour servir T-VoD jusqu'ici ce paradigme n'a pas été appliquée à la conception d'environnements LVoD avec la transmission multicast, ce roman est une idée de la Auteur. À l'heure actuelle, commencent à apparaître dans le marché des dispositifs de routage qui rendrait possible l'architecture proposée, les structures actuelles du réseau. La base du partenariat de coopération est la coordination de clients communs aux entités qui forment le partenariat de grande taille. Coopération entre les clients à établir clairement les travaux de chacun des clients dans le processus de collaboration, le client sait exactement l'information dont vous avez besoin pour enregistrer et envoyer. Le partenariat de coopération s'étend également la capacité des clients, car les clients peuvent ajouter leurs ressources pour apporter une plus grande tâche. Le nouveau régime est fondé sur les communications multicast. Un client est en mesure de générer des informations sur "Non" clients. La communication multicast augmente l'efficacité des clients et réduit la charge réseau P2P en raison de partenariats schéma. Un aspect à prendre en compte dans la proposition de nouvelles architectures P2P, est l'augmentation du nombre de défaillances des éléments du système, les clients ont plus de chance d'échec que les serveurs. Dans la conception du nouveau système de services P2P, ont analysé les différents jugements des clients et des solutions ont été proposées pour les surmonter. Les mécanismes de tolérance aux pannes du nouveau système sont basées sur la détection précoce de pannes et le remplacement dynamique de collaboration des clients. Les mécanismes définis fournir une réponse à grande vitesse et, par conséquent, les échecs offrent une haute qualité de service de la collaboration des clients. Différents algorithmes sont proposés pour mettre en oeuvre le plus typique magnétoscope opérations. Les algorithmes sont basés sur la contribution des clients et sont d'un intérêt particulier pour les systèmes vidéo, car elles offrent une plus large gamme de services. Il a été conduit également, la définition d'un modèle mathématique qui est en mesure de prévoir l'exigence du système en utilisant le nouveau système; modèle analytique qui a été utilisée pour vérifier les résultats obtenus par la simulation. Dans le but d'obtenir des données grâce à des modèles de représentation, a mis en place un prototype opérationnel, ce qui nous a aidé à régler certains des variables et simulateur de valider le fonctionnement des petites propositions de politique et le contraste avec celles de la littérature. Les résultats expérimentaux obtenus montrent la faisabilité des propositions faites dans cette thèse, nettement améliorer les résultats des solutions similaires dans la littérature. Dans le même sens: la construction des domaines où hiérarchique appliquer la méthodologie proposée, 8 inclusi 551 noeuds déclarant inactifs dans le processus de collaboration, la prise en compte de multiples canaux de collaboration locale pour régler les questions de tolérance aux pannes ou d'opérations de retrait ou de sauter, entre autres considérations , Ouvre un éventail de possibilités intéressantes pour l'étude, ce qui peut générer des contributions à moyen et à long terme des systèmes LVoD. L'architecture proposée pour les systèmes LVoD, les modes de collaboration entre les clients, la mise en œuvre des opérations magnétoscope mécanismes de recouvrement avant jugements et des aspects partiels de ce prototype, ont été publiés dans des revues et des congrès de renom (LNCS, PDP, Europar, IPDPS , ICC et IEEE Euromicro Conference).

Auteur: Padrón González Emilio José.
Année: 2005.
Université: A CORUÑA.
Lieu de l'exposition: Facultad de Informática.
Lieu de préparation: Facultad de Informática.

Résumé: L'une des meilleures méthodes pour façonner le comportement réel de la lumière dans la poursuite de réalisme dans les images construites en forme synthétique est la méthode de radiosité. Cette méthode, cependant, l'inconvénient d'un coût de calcul très élevé dans le temps et dans le calcul de stockage. Parmi les nombreuses variantes apparues dans le but de faire baisser la complexité de la méthode classique met l'accent sur la méthode de radiosité hiérarchique, fondée sur la mise en œuvre d'un lotissement adaptative de la scène. La méthode de radiosité hiérarchique maintient, cependant, toujours une grande complexité qui empêche leur exploitation dans les grandes scènes. Dans ce document, nous avons tratatdo de développer de nouvelles et différentes solutions à certains des divers problèmes que la méthode de radiosité hiérarchique soulève. La thèse commence par une brève introduction à la méthode de radiosité hiérarchique, qui met en évidence les goulots d'étranglement dans la méthode classique de rapprochement et les solutions proposées pour sortearlos, qui sont développés dans le reste du travail. Le premier point à partir duquel le travail est axé sur la détermination de la visibilité entre les différents objets dans une scène (le principal goulet d'étranglement dans un algorithme d'éclairage), d'analyser les principales propositions existantes et en proposant une nouvelle approche du problème, sur la base d'utiliser le principe de la localité Dans l'espace d'adressage de foudre lancées dans le processus. Un autre aspect développé dans la thèse est l'utilisation de motifs géométriques de différentes complexités qui permettent le traitement des objets de grande scènes détaillées, indépendant corriger simulation de la distribution de l'énergie dans la scène de la complexité géométrique des objets qui le composent. À cet égard, une proposition de calcul de la radiosité hiérarchique basé sur les surfaces de subdivisions. Enfin, dans cette thèse propose un parallèle solution pour le développement de systèmes distribués pour le calcul de l'éclairage global en utilisant la radiosité hiérarchique, de faire une répartition réelle de la géométrie de la scène entre toutes les mémoires du système et avec une approximation pour multi-threadé exécution, Ce qui permettra une meilleure adaptation à la granularité utilisée dans le parelización des tâches.

Auteur: CRISTAL KESTELMAN ADRIAN.
Année: 2005.
Université: POLITÉCNICA DE CATALUÑA.
Lieu de l'exposition: C6-E106.
Lieu de préparation: D6 201 NORD.

Résumé: Depuis sa création, plus de 50 ans, les améliorations apportées à la conception des processeurs d'ordinateurs, a été due en grande partie aux progrès de la technologie des circuits intégrés. À l'heure actuelle, les transformateurs sont bâtis à partir d'un grand nombre d'étapes compliquées avec des circuits d'information qui permettent de fonctionner avec une très grande vitesse. Pour les industriels peuvent exécuter des programmes à grande vitesse pour lesquels ils ont été conçus, le sous-système mémoire doit être en mesure de fournir des instructions et des données à des vitesses comparables au cycle d'horloge des processeurs. Toutefois, la vitesse à laquelle les rapports peuvent fournir des informations sur le processeur est de moins en moins par rapport à la vitesse des processeurs pour que le processeur de la vitesse est limitée de manière spectaculaire. Cette augmentation de la différence de vitesse entre le processeur et de mémoire a été appelé âMemory Wall ". Tenter de réduire les effets négatifs que traditionnels, a débouché sur un grand nombre de demandes de renseignements provenant de l'origine des ordinateurs. Le cache mémoire étaient destinés à atténuer ce problème. Une autre solution consistait à concevoir des processeurs qui est capable d'exécuter les instructions dans un ordre différent dans lequel ils ont été lus et décodés. Cette thèse propose des techniques visant à réduire l'impact négatif des âMemory Wall ". Nous proposons appelé âKilo Instruction Processorsâ. Ils sont superscalaire des processeurs de maintenir des milliers d'instructions d'être exécutés. Lors de l'exécution des applications numériques permettant presque processeurs proposé d'annuler l'effet négatif de âMemory Wall ". Dans l'ensemble des applications, les échecs de la prévision est saute et faire des listes chaînées nous sommes encore loin d'éliminer le problème. Toutefois, âKilo Instruction Processorsâ peuvent travailler de concert avec les méthodes traditionnelles de la diminution âMemory Wall 'Pour conserver milliers exécution des instructions est nécessaire de changer la façon dont les processeurs existants gérer les ressources internes telles que les files d'attente des instructions, et des dossiers. Nous proposons une technique âckeckpointsâ qui permet de dessiner les structures internes de âKilo Instruction Processorsâ sans avoir à réduire le temps de cycle de l'horloge et sans augmenter le coût de l'énergie de la structure interne Nous pensons que les techniques mises au point dans cette thèse ouvre de nouvelles façons de concevoir individuels Les transformateurs et les systèmes multiprocesseurs, dans un proche avenir, qui pourrait réduire de façon significative le problème de âMemory Wall ".

Auteur: Rodrigues de Souza Josemar.
Année: 2005.
Université: AUTÓNOMA DE BARCELONA.
Lieu de l'exposition: Escuela Técnica Superior de Ingeniería.
Lieu de préparation: Escuela Técnica Superior de Ingeniería (ETSE).

Auteur: NACHIONDO FARINOS TERESA.
Année: 2005.
Université: POLITÉCNICA DE VALENCIA.
Lieu de l'exposition: Informatica de Sistemas y Computadores.
Lieu de préparation: Universidad Politécnica de Valencia.

Résumé: Actuellement, parallèle et distribué à s'oriente vers basée sur le réseau informatique, où supercalculateurs, grappes d'entreprises, les serveurs et les terminaux de collaborer et d'échanger des données. Dans tous ces systèmes, le plus souvent de fournir une structure efficace et évolutif a été utilisé un réseau d'interconnexion basé commutateurs. L'interconnexion des réseaux utilisés en parallèle des ordinateurs et des serveurs comme une exigence commune grappes ont enregistré une augmentation de la demande de bande passante. Une façon de répondre à cette demande est d'augmenter le nombre de ports de commutateurs, mais elle introduit de nouveaux problèmes. Traditionnellement, les commutateurs colle utilisée dans leurs ports de départ. Ces commutateurs sont appelés commutateurs OQ (elle) ((elle) Résultats Queuing). Toutefois, ce système exige que le commutateur fonctionne à une vitesse plus élevée que le lien, dans le but de répondre à tous les éventuels paquets arrivant dans chaque port d'entrée. Parce que la vitesse du lien est de plus en plus à un taux d'environ Gbps et un commutateur a bien d'autres ports d'entrée, ce système est impraticable. Une solution pour surmonter ce problème est d'utiliser des interrupteurs avec les files d'attente à son port d'entrée. Ces commutateurs sont appelés commutateurs QI (elle) (entrée (elle) Queuing. Raison de l'utilisation des files d'attente FIFO dans ces commutateurs, le blocage de la tête de file d'attente (sur lequel nous référer ci-après HoL ((Head of Line) )) (Blocage) est l'un des problèmes majeurs dans les commutateurs à grande vitesse. Ce problème survient lorsqu'un paquet bloqué à la tête de la file d'attente empêche le peloton derrière lui n'a pas pu parvenir à la sortie des ports libres, cela a conduit à une grave détérioration de Productivité. Meilleure solution au problème des elle HoL blocage () sont en file d'attente de sortie virtuelles ((il VOQs, Virtual files d'attente de sortie)). VOQ est en cours d'utilisation dans chaque port d'entrée tels que les files d'attente de destinations possibles dans le réseau, un pour chaque De destination. Le coût de l'application VOQs sont cuadráticamente augmente avec le nombre de ports sur le réseau, de sorte que cette solution comporte un coût très élevé, tout en introduisant des contraintes en termes de stabilité. Cette situation est aggravée lorsque le commutateur supporte différents niveaux de priorité ou La qualité du service. Compte tenu de la tendance actuelle de la demande d'un plus grand nombre de ports de commutateurs hautes performances, la solution VOQ n'est plus